在进行约束的时候这些项分别代表啥意思？

coyoo

在Electrical Constrain里的差分对约束设置中：
" N5 l& q. |8 \0 o6 [# w1、Satic Phase Tolerance
+ e, I: b+ i! _  i1 I2、Min Line Spacing （最小线间距？？）
3、Primary Gap
( V2 r+ \" q" S( o. ?8 a4、PrimaryWidth
5、Neck Gap
6、Nech Width
4 H1 q) f! x' N3 y分别代表什么意思？

dsws

1、Satic Phase Tolerance 相位容差 一般设计5MIL 高速电路会更小；
. o( U- d7 z+ d1 a! J: h+ E2、Min Line Spacing  最小线间距，一般是走线到BGA 遇到区域规则时会减小线宽与间距；
: i$ F" L" h; R# _3 c* u- K+ q" z3、Primary Gap 差分的正常间距；
4、PrimaryWidth 差分的正常线宽；
5、Neck Gap 差分对的最小间距，瘀斑情况和BGA区域的最小线间距一样；
+ T( s$ n8 ~- d& W  _2 e6、Neck Width 最小线宽，与工艺生产能力相关！

coyoo

dsws 发表于 2011-5-9 17:03
- x7 c) b/ p' @# {* _3 n/ U1、Satic Phase Tolerance 相位容差 一般设计5MIL 高速电路会更小；
* P6 ^6 n, E2 r. Q% [# n2、Min Line Spacing  最小线间距，一 ...

" E5 K8 c" M" Z6 n* I9 W. a多谢，一目了然！！！
  {. }% M. X  ?* _2 t3 R

chenyuxuan0505

学习了！