如何创建pin pairs？

coyoo · 发表于 2011-5-12 10:49

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 coyoo 于 2011-5-12 11:00 编辑

1、只能在原理图里创建吗？能不能直接在allegro的约束管理器里创建呢？
2、在创建差分对的时候，是否必须先创建好pin pair呢？
3、我有一个时钟buffer芯片，属于1进N出的那种。现在给所有输出时钟进行等长设置约束，是否需要建立差分对约束，还是只是建立Match Group设置即可，即先建N对pin pairs，再将这N对pin pairs放到一个Match Group里进行约束设置来达到等长设置目的？！！！

如下图所示：在CM里create pin pair是灰色的，

dsws · 发表于 2011-5-12 11:06

1 。pcb里面可以创建
2。差分和pinpairs 是两个不同的概念你混淆了。
3。如你的问题，如果你的输出

dsws · 发表于 2011-5-12 11:10

N路时钟没有串电阻等，那就直接创建N路时钟一个BUS，再在BUS里面随便挑选一个做模型建立MG，然后把bus里面其他的时钟membership创建的MG就可以了！
如果串了电阻那就加上电阻的模型，再按上面做。

coyoo · 发表于 2011-5-12 11:11

dsws 发表于 2011-5-12 11:06 4 j, @+ e3 ]& n$ S' m
1 。pcb里面可以创建
% d# E Z1 q7 k2。差分和pinpairs 是两个不同的概念你混淆了。
+ B0 c: @0 j! b5 X) k3。如你的问题，如果你的输出

Pin pair是可以建立，我之前弄错了，建立pin pair必须选定net 或者xnet。

但是还是出现另外一个问题是：

是不是pin pair和diff pair是互拆的呢？是否某net建立了diff pair就不能建立pin pair了呢？还是diff pair的建立是要在建立pin pair的基础之上呢？

coyoo · 发表于 2011-5-12 11:13

dsws 发表于 2011-5-12 11:10
& H, q( a% v- T' h8 BN路时钟没有串电阻等，那就直接创建N路时钟一个BUS，再在BUS里面随便挑选一个做模型建立MG，然后把bus里面其 ...

因为我N路输出时钟是差分输出，所以是否必须对每路时钟建立差分对约束呢？

coyoo · 发表于 2011-5-12 11:15

所以我这里的等长设置包含了两层等长的含义：
a、差分对内部之间2根线的等长；
b、N对差分对中2*N条线之间的等长。

dsws · 发表于 2011-5-12 11:16

你是差分输出，可以把差分当做单端处理，不需要创建PIN pairS 啊！
差分对内部的等长别的地方可以设置哦!

dsws · 发表于 2011-5-12 11:16

差分对已经是高于PINpair 所以没有必要的!

coyoo · 发表于 2011-5-12 11:20

dsws 发表于 2011-5-12 11:16
- P) g4 ?) ] _你是差分输出，可以把差分当做单端处理，不需要创建PIN pairS 啊！1 Y) \+ v: A) r" }; D( q
差分对内部的等长别的地方可以设置哦!
9 G4 E Q# d) Q7 g$ n$ p* z( X ...

那你的建议是？
只建立pin pair，然后建立MG？
那差分对内部等长不建立diff pair，是在哪里设置呢？多谢！

dsws · 发表于 2011-5-12 11:22

晕，貌似你不熟悉规则设置！你没有理解我的意思！中午我给你给写个文档！

yjz_1980 · 发表于 2011-5-12 11:23

这个我也想知道

coyoo · 发表于 2011-5-12 11:27

建立diff pair的另一个好处就是可以Allegro自己等间距的一次拉差分线。

但是我在一篇文章里说包含xnet的diff pair Allegro不能自动拉差分线，是这样的吗？

dsws · 发表于 2011-5-12 11:56

不是你加了模型（Xnet）是没有问题的！

dsws · 发表于 2011-5-12 12:46

allegro 等长设置的一些做法.rar (776.87 KB, 下载次数: 401)

个人习惯，多多指教！

如果觉得不错，那就赞一个！

coyoo · 发表于 2011-5-12 13:03

多谢，我下下来仔细研究下！！！

帐号		自动登录	找回密码
密码			注册

如何创建pin pairs？

EDA365欢迎您登录！

推荐内容 /1