找回密码
 注册
关于网站域名变更的通知
查看: 2185|回复: 9
打印 上一主题 下一主题

求助!BGA扇出出问题啦!有图有真相

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-5-12 23:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟初次用allegro设计电路,在对484脚的BGA进行删除操作时出现问题。BGA脚间距为0.8mm 焊盘我设计的是0.45的圆形焊盘。扇出用的过孔用的是0.5mm的焊盘,0.2mm的孔径。可是在扇出后密密麻麻的都是DRC错误。还望各位大侠出手相救。。。
% U  `1 ?+ W: r ' |9 J" q$ p- ]
选择creat fanout
9 b  u0 p& a; ~. @# N- w
9 t# t3 E5 F( J$ t0 s& _  q/ V选择via50_20_75过孔4 {* z1 U, O, f" W% E5 _* _
9 h! \6 m, M; z: l" R
点击完器件之后' Q" I4 y, e5 y3 i

. ?6 k* M( t5 J1 s6 q4 y来个特写。。。7 i; i0 p" O# Q% @( x
注:BGA背后放置了去耦电容,应该不会有影响吧?我把电容移走后再fanout也是出错!: D) d0 e  m  Y' [' I/ u

4.png (50.7 KB, 下载次数: 14)

4.png

该用户从未签到

2#
发表于 2011-5-13 08:17 | 只看该作者
很明显是,VIA和pin太近,换小一点的孔,不清楚你的BGA是多大的?

该用户从未签到

3#
发表于 2011-5-13 08:21 | 只看该作者
你可以看一下你的VIA 和pin 的规则设置是多少?9 Q! g) f# p; X4 D/ x6 W
然后量一下你实际扇出的via和pin的间距。如果是符合工厂生产的能力的话,你可以给BGA一个区域的小规则 ,这样就不会有DRC报错了

该用户从未签到

4#
发表于 2011-5-13 08:44 | 只看该作者
我从网上下的allegro DRC代码,给你看看
+ ~! @9 f% @! O

Allegro_DRC错误代码.pdf

63.53 KB, 下载次数: 141, 下载积分: 威望 -5

该用户从未签到

5#
发表于 2011-5-13 09:13 | 只看该作者
pin到via太近了,修改一下约束;

该用户从未签到

6#
 楼主| 发表于 2011-5-13 09:21 | 只看该作者
回复 summmmmm 的帖子% R/ S: h2 b: b6 }# s( W  }+ F( p
0 p2 r8 p4 H4 Y* i* G* o8 O) U
谢谢分享!

该用户从未签到

7#
 楼主| 发表于 2011-5-13 09:24 | 只看该作者
多谢大家的回复!我把BGA的区域规则改了一下,现在不会有DRC错误了。但是还有个问题,就是BGA扇出以后,全部都是通孔。我底下的去耦电容怎么放啊?

该用户从未签到

8#
发表于 2011-5-13 10:27 | 只看该作者
这样的情况的话就是不能每个pin都打孔了,你把电容放进去,然后把相应的孔删掉就是了

该用户从未签到

9#
发表于 2011-5-13 10:31 | 只看该作者
回复 summmmmm 的帖子- v5 p8 d; l9 v$ n
8 w) a* R: w% }0 f7 W" {' _2 o
哈,这个不错,可以收藏,谢谢8 b! Y: B$ a# R, ?9 y3 i* f

该用户从未签到

10#
 楼主| 发表于 2011-5-13 10:33 | 只看该作者
回复 李秀芳 的帖子- \$ E4 o8 v/ B6 x( l

# Q8 U3 G) v! P7 U5 v/ L哦~~谢谢啦!再请教一下,BGA的解耦电容在背面的布局排列有什么要求没?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-8 09:00 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表