找回密码
 注册
关于网站域名变更的通知
查看: 2186|回复: 9
打印 上一主题 下一主题

求助!BGA扇出出问题啦!有图有真相

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-5-12 23:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟初次用allegro设计电路,在对484脚的BGA进行删除操作时出现问题。BGA脚间距为0.8mm 焊盘我设计的是0.45的圆形焊盘。扇出用的过孔用的是0.5mm的焊盘,0.2mm的孔径。可是在扇出后密密麻麻的都是DRC错误。还望各位大侠出手相救。。。0 ?! u  s: D- Y
/ p$ [7 j& \& b2 v" ^
选择creat fanout/ o5 z8 j: A- o" O" C) b

$ C* r. L/ p# q+ _2 `# E5 j4 N选择via50_20_75过孔
% S% w* E2 Z  r+ l6 z
- G: c4 M5 T8 @0 u2 I, u# ?' J点击完器件之后
+ @5 ?3 K6 C4 t; |4 `+ l6 `! B 9 s9 Y5 b, k- x# g9 @
来个特写。。。
+ {: c+ e9 m0 s; M. I注:BGA背后放置了去耦电容,应该不会有影响吧?我把电容移走后再fanout也是出错!
7 H, B( V! f- P6 T% I

4.png (50.7 KB, 下载次数: 14)

4.png

该用户从未签到

2#
发表于 2011-5-13 08:17 | 只看该作者
很明显是,VIA和pin太近,换小一点的孔,不清楚你的BGA是多大的?

该用户从未签到

3#
发表于 2011-5-13 08:21 | 只看该作者
你可以看一下你的VIA 和pin 的规则设置是多少?' R3 s( k. R3 R! K$ M% v
然后量一下你实际扇出的via和pin的间距。如果是符合工厂生产的能力的话,你可以给BGA一个区域的小规则 ,这样就不会有DRC报错了

该用户从未签到

4#
发表于 2011-5-13 08:44 | 只看该作者
我从网上下的allegro DRC代码,给你看看( b& z6 C1 }2 e1 q- h

Allegro_DRC错误代码.pdf

63.53 KB, 下载次数: 141, 下载积分: 威望 -5

该用户从未签到

5#
发表于 2011-5-13 09:13 | 只看该作者
pin到via太近了,修改一下约束;

该用户从未签到

6#
 楼主| 发表于 2011-5-13 09:21 | 只看该作者
回复 summmmmm 的帖子3 ~' E+ l1 j$ Y8 C; i- P
# V  X6 {0 R! J5 B. f$ F
谢谢分享!

该用户从未签到

7#
 楼主| 发表于 2011-5-13 09:24 | 只看该作者
多谢大家的回复!我把BGA的区域规则改了一下,现在不会有DRC错误了。但是还有个问题,就是BGA扇出以后,全部都是通孔。我底下的去耦电容怎么放啊?

该用户从未签到

8#
发表于 2011-5-13 10:27 | 只看该作者
这样的情况的话就是不能每个pin都打孔了,你把电容放进去,然后把相应的孔删掉就是了

该用户从未签到

9#
发表于 2011-5-13 10:31 | 只看该作者
回复 summmmmm 的帖子
8 P7 ^% O$ x2 k7 f9 `3 d) E6 p7 q/ ^, Q& U4 _4 u8 v
哈,这个不错,可以收藏,谢谢
& ]. \) o: R. W- H) N

该用户从未签到

10#
 楼主| 发表于 2011-5-13 10:33 | 只看该作者
回复 李秀芳 的帖子6 b+ u# w1 T4 r" y9 s8 U0 L
, M! v$ F$ w! g6 s
哦~~谢谢啦!再请教一下,BGA的解耦电容在背面的布局排列有什么要求没?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-11 13:16 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表