|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本论文依据纯异步电路系统的设计方法,采用“约束数据捆绑”两相握手通讯协议的Click 微流水线,根据控制和数据处理分离的策略,实现了这种改进算法的8位乘法器,并在FPGA 上进行了验证.在45nm工艺制程的FPGA条件下,与相同体系结构的同步乘法器相比,这种异步乘法器在面积和功耗大体相同的情况下,运算速度大体提升超过12倍.1 c( i" D2 h3 f. ^& S: i; A
3 t" e1 ]& y! K' ?# @关键词:Booth算法;异步设计;两相约束数据捆绑握手协议;Click 异步控制器;微流水线
, N2 x" l4 Z# z; `6 L. ?& v7 f( B4 @9 E* u. `' z
+ {% v7 f/ H7 W, N1 K
5 g+ R- ^1 Q$ k. v. M' Z 高性能数字乘法器是处理器和算法芯片的核心部件,是各类复杂计算的基础与核心,特别是完成高性能实时数字信号处理和图像处理的关键所在,乘法器的效率直接影响芯片的性能.数字乘法器的效率主要体现在两个方面,即面积和速度.选择不同的设计方法和实现算法,对乘法器的面积和速度的影响非常大.
8 o7 r l" U$ n. ~; x8 g
# b, V; H0 ?5 ~( u# e0 r4 |# D3 j; {
( k9 c" }3 {6 r2 J! j' I" q
$ r0 r! L# b' P5 V6 f! _7 \6 z6 h6 [0 `5 L
$ K+ g; [7 H* \; Q9 ?, H
9 g8 F0 S) G2 h; I" J4 }$ N$ w
2 p$ _$ g1 h4 e9 x* ?9 j( J' p- n! V' J) S1 t- A+ m% C/ g
- b1 J2 I! c) @) ]4 J N# y0 V" O& n
|
|
/1 
发表于 2021-6-18 10:35
收藏
淘帖
支持！
反对！