找回密码
 注册
关于网站域名变更的通知
查看: 4664|回复: 3
打印 上一主题 下一主题

Drc Error solder mask to shape spacing解决办法

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-5-30 14:17 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
布完线准备在TOP层铺铜,可是总在VIA处出现DRC错误,不知怎么解决,新手求助?, B8 ?3 D- P% C, g( l. H' w  ^
Drc Error: soldermask to shape spacing。应该是阻焊距离VIA的Shape太近,怎么设置
4 J6 [3 O* [# t4 U可以消除错误?
( z" \/ [' c. x8 Q* D4 u+ P$ Q3 h1 e# O' a

该用户从未签到

2#
 楼主| 发表于 2011-5-30 15:34 | 只看该作者
问题太简单了?路过的也指点指点哈

该用户从未签到

3#
发表于 2011-11-15 05:04 | 只看该作者
今天,我也遇到这个问题。好像是连接via的线径太宽了。

该用户从未签到

4#
发表于 2011-11-15 08:45 | 只看该作者
点击第一个,再点击你刚铺的shape;点击第二个,逐个点击和它冲突的via,试试看。

avoid_shape.jpg (1.51 KB, 下载次数: 118)

avoid_shape.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-25 22:05 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表