大家做封装的依据是什么，欢迎来讨论

ximiga

大家做封装的依据是什么呢，这里不是指那些厂商给的datasheet，而是指像ASSEMBLY,PLACE_BOUND,
还有SILKSCREEN等
5 N/ S+ X" H+ h
大家在放置部品时，又是依据哪个层放置才能保证后续生产没有问题呢
2 E4 ]' B  K( T9 j: L  l# M
  a5 c. o2 S8 g' B+ \1 a- t2 y是按照丝印层？还是按照ASSEMBLY层？
' ]. C' T4 ?  Z( |! f5 J如果按照丝印层
0 @4 d# Z/ b" O7 f那像下面的情况的两个部品怎么办呢


+ v1 g: R9 N- F6 `7 _: f# t很明显，丝印没有重叠，但部品重叠了，所以如果按照丝印放置，不行。

( m& n: _6 y$ D4 T/ i' c  X如果按照ASSENBLY放置，
8 r1 e/ [9 X8 |8 b! \0 i那下面这种情况怎么办呢

+ V: G, `2 _$ G! `- p也很明显，按照ASSENBLY放置，部品也重叠啦

, b0 R# f% m& Y. @$ s* n4 M  D
: V. D' n' F& L! c0 K4 ?. _* g大家都是按照什么规则放置呢
还是像我现在一样，靠眼看，靠感觉呢
6 [* A1 P* r+ L
$ f1 n1 q$ n9 t. Z. N欢迎开讨论啊
4 `; U7 @( T9 E) L# _

ximiga

怎么没有人来回答我啊，大家都没有遇到过这个问题吗

ORZ

焊盘的间距什么的是参照DATASHEET，然后自己再稍微放大一点。
' i0 v. b8 m5 J至于您说的问题。。。PLACE_BOUND_TOP这个是你器件的实体范围。。。。

ximiga

焊盘的间距当然是参照DATASHEET，那部品与其他的部品的间距参考什么呢

shiyq0579

首先，做封装库的依据肯定是DATASHEET。在这基础上要加TOLERRANCE。这是参照DFM就是设备能力。至于你的图示表述的问题是你对后续设计工具不熟悉导致的。后续的设计工具会有DRC控制的就是动态查错功能。要对你的工作进行差错提醒。器件布局首先是外型是否冲突，和焊盘是否冲突。在你图示中现象都会报警。只是报警的原因是因为焊盘冲突，不是外型冲突。所以在肉眼查看的同时是有DRC的出错报警的。

819535006

具体的尺寸参照datasheet。
' t1 q! S3 u! N% [至于你说的部品重叠，你的意思应该就是器件离得太近了，这样会有干涉的。
! U# J% [* d- S% H- \' h但这个问题是在后续layout的时候，placement来决定的，建库的时候，是不用考虑的。