Zynq中FPGA上电时序

oponi

因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求，在电路设计中，按照ZYQN 的电源要求设计，上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO，下图为电源的电路设计：
0 S+ |2 {& _% N3 z+ t2 [

8 \4 x  i6 c3 ^
, P8 ]; M8 r1 V+ Z- g* N( z+ j& [
2 H0 o$ p* C6 v6 @6 sZYNQ芯片的电源分PS系统部分和PL逻辑部分，两部分的电源分别是独立工作。PS系统部分的电源和PL逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作。
+ m6 N. J: ~' E8 H; X
7 G+ g* ?, y4 ~" w% O  w+ F5 u( j
PS部分的电源有VCCPINT、VCCPAUX、VCCPLL和PS VCCO。

9 d5 P+ i- E! b  EVCCPINT为PS内核供电引脚，接1.0V；

- L# K6 m  U7 U( L. W# S4 Y! N1 nVCCPAUX为PS系统辅助供电引脚，接1.8V；

( H4 N, m$ c4 n2 N# X( i- iVCCPLL为PS的内部时钟PLL的电源供电引脚，也接1.8V；

/ E8 V1 s" k, SPS VCCO为BANK的电压，包含VCCO_MIO0，VCCO_MIO1和VCCO_DDR，根据连接的外设不同，连接的电源电源也会不同，VCC_MIO0连接3.3V，VCCO_MIO1连接1.8V，VCCO_DDR连接1.5V。PS系统要求上电顺序分别为先VCCPINT供电，然后VCCPAUX和VCCPLL，最后为PS VCCO。断电的顺序则相反。
  \! V% u; M! z  K# f5 m
* e1 ~4 E4 p$ l* {: V+ ^
, ]$ t. @8 I4 A$ E4 R* U8 u/ l
/ O0 F8 _. }; i0 K; X* b. @/ PPL部分的电源有VCCINT, VCCBRAM, VCCAUX和 VCCO。

- I1 \4 y, Z9 ?; _8 o
VCCPINT为FPGA内核供电引脚，接1.0V；
! [4 {: H( U; q# s. i! Q: g* s& ^" ]+ l
VCCBRAM为FPGA Block RAM的供电引脚；接1.0V；

% x0 \6 l  U* }% g7 vVCCAUX为FPGA辅助供电引脚, 接1.8V；
2 Q" ~2 m& G. ~4 i" z: ]
( R0 z+ X0 e: `6 }( G) H% C8 |VCCO为PL的各个BANK的电压，包含BANK13，BANK34，BANK35，BANK的电压连接3.3V。PL系统要求上电顺序分别为先VCCINT供电，再是VCCBRAM, 然后是VCCAUX，最后为VCCO。如果VCCINT和VCCBRAM的电压一样，可以同时上电。断电的顺序则相反。

cyberbot8

因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求，在电路设计中，按照ZYQN 的电源要求设计，上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO
! b+ W1 O9 ]! t4 |! T

Jame33

如果VCCINT和VCCBRAM的电压一样，可以同时上电。断电的顺序则相反

芦根苏木

PS系统部分的电源和PL逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作
" M( k  }# N8 `( Z