【8月30日-9月5日电巢直播计划】软硬兼施方显FPGA开发魅力+FPGA/SOC形式化验证

EDADZE365

如今芯片厂商的DEMO越来越成熟

很多人就说

硬件设计根本谈不上设计

就是抄参考设计的

确实他们就是这么做的

这样看来硬件工程师的价值好像越来越低

因为产品的核心技术都在IC或者FPGA里面

一般的硬件工程师并不具备核心设计能力

2 |* Z7 S( U( n1 H5 O

* t- y% \- F8 _" z0 y! s6 V
* @' P! Q: A# b. n. e

只是抄抄DEMO来搞定产品需求

会产生很多带病产品

DEMO是为了展示技术可行性

他并没有和特定的行业应用相结合

硬件功能工程师的价值就在于在技术可行的基础上

根据现场应用特征，优化性能

使其成为一个合格的商业产品

所以不是硬件工程师的价值越来越低

而是合格的硬件工程师越来越少

! r; i; E  \( |; l% q, o9 G& Q- W/ X

相信选择做硬件的我们

一定是有热爱的

既然选择了这条路，就要坚定的走下去

术业有专攻，修炼好内功

我们的价值一定会越来越高

: `. K0 \& x  J" y

电巢直播每周不断更新

旨在为工程师持续赋能

一起看看本周有哪些精彩直播吧！

3 H( N7 o7 f, o3 K) Q0 V

8月31日 周二

王宏强老师、郭冰清老师

《能力升级-软硬兼施方显FPGA开发魅力》

＋

1、关于赛灵思

$ \+ v  o4 M9 z, h+ C

众所周知，赛灵思是 FPGA、硬件可编程 SoC 及 ACAP（自适应加速平台） 的发明者，这几年一直向软件方向和AI方向发力，以利于其硬件的开发和应用。Vitis统一软件平台是赛灵思自2019年推出的最新统一软件平台，支持包括软件工程师和人工智能科学家在内的广泛开发人员，无需用户深入掌握硬件专业知识，即可根据软件或算法代码自动适配和使用赛灵思硬件架构。此外，Vitis 平台不限制使用专有开发环境，而是可以插入到通用的软件开发工具中，并利用丰富的优化过的开源库，使开发者能够专注于算法的开发。

3 \# E" y7 h. E; N( ^8 k$ @

那么XILINX Vitis如何实现“软硬通吃“的呢？2021年8月31日，赛灵思在电巢直播将为大家揭秘Vitis 统一软件平台如何实现在XILINX异构平台（包括FPGA、SoC和Versal ACAP）上开发嵌入式软件和加速应用。

＋

2、嘉宾介绍及直播内容简介

王宏强（George Wang）：

赛灵思高级产品市场经理

2005 年入职赛灵思，曾担任过 DSP 应用工程师，DSP/ML 专家；现任高级产品市场经理，负责赛灵思公司人工智能与软件产品市场。

, F! ^  O6 N9 }

《“软硬通吃“-XILINX Vitis让你成为FPGA开发多面手》

Vitis 统一软件平台可实现在XILINX异构平台（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。它可为边缘、云和混合计算应用加速提供统一编程模型。利用与高层次框架的集成，通过加速库采用 C、C++ 或 Python 进行开发，或者使用基于 RTL 的加速器和低层次运行时 API 对实现方案进行力度更精确的控制。

. i& o) h6 V* W

郭冰清（Bingqing Guo）：

赛灵思软件与AI产品市场经理

$ }7 [9 `: P* x0 _; \

主要负责Vitis AI产品市场推广、业务拓展及AI解决方案。她在AI及软件领域具有多年工作经验，曾在微软中国和深鉴科技从事数据中心及嵌入式AI产品的市场营销工作。

  i3 j% K7 p8 V

《干货福利-Vitis AI大放送，带你玩转AI加速》

Vitis™ AI 开发环境是XILINX的开发平台，适用于在XILINX硬件平台（包括边缘器件和 Alveo 卡）上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念，可在XILINX FPGA 和 ACAP 上充分发挥人工智能加速的潜力。通过加速 AI 推断以及其它性能关键性功能，使用XILINX 自适应计算达到应用的系统级性能目标。Vitis AI允许使用纯软件定义流程的端到端应用加速，无需专业硬件技术。

+ F. u/ l8 b! ^0 v1 J

＋

3、适合对象

• FPGA开发者
• AI工程师
• 算法工程师
• FPGA工程师
• 硬件工程师
• 电子相关专业学生
  

; ~9 w+ c  f+ F& J
, e6 g- C( |! k' z+ Q

直播时间：

08月31日晚上20:00

' _; m! x2 H! s6 a, K9 `

扫码添加陆妹微信

即可获取直播入口

1 w$ g  z; p: ^/ {7 S2 Q/ g

9月2日 周四

荣庆安老师、陈维嵬老师

《FPGA/SOC形式化验证》

＋

1、直播内容简介

2 t- M$ `1 H, W2 q' ^

在芯片设计和基于FPGA的设计流程中数字前端验证是人力花费最多的一个环节，可以说芯片数字前端的设计流程就是设计和验证的交替迭代。验证占整个芯片设计流程70%的人力、物力资源，流片失败的原因中70%是由于验证不充分导致的功能错误。

目前业界主流的验证方法主要是以UVM（Universal Verification Methodology）为代表的验证方法学，然而，这些基于电路仿真的验证方法存在较多的根本性问题一直无法有效解决，因此，业界一直在寻找其他更为有效的验证方法学。本次直播分享，荣老师和陈老师分享的《形式化验证》就是其中之一。与传统的基于仿真的验证方法相比，形式化验证有着本质性的不同。形式化验证方法拥有很多特殊的优点，能够在理论上完全克服传统验证方法的缺陷和不足。

- e0 s4 ]8 U& o

＋

2、讲师介绍

6 A$ p  b6 S. ?3 l1 i0 G

荣庆安老师：

原华为器件工程首席专家

EDA365论坛特邀版主

6 ?& @8 z% N" H3 v

荣老师从事器件工程相关工作20年多年，作为领域技术专家完成过交换机、路由器、传输、基站等多类产品器件工程设计工作，主持多项重大失效问题攻关，产品开发实战案例丰富。

荣老师曾作为专家组主任负责华为公司器件工程领域技术能力建设工作。组织公司器件可靠性实验室建设，亲自承担过高复杂IC新工艺，新封装材料可靠性技术研究项目，完成过硅光，3D存储器，磁性材料，GaN等器件商业应用分析验证工作。组织建立起器件选型规范及选用流程，并作为IPD子流程有效实施。经历了华为公司器件工程技术领域从弱到强的过程，企业各发展阶段器件工程领域技术能力需求及如何积累有深入的体会。

- c* C3 M  P5 O  x9 |* e- o$ n* o

荣老师也积极参与行业活动，十多年参与中国质量协会，IEEE可靠性协会，JEDEC等国内、国际标准行业会议，并在JEDEC等行业协会发表十多篇器件质量可靠性论文或提案。获得国内外相关专利6项。

( u/ b: L! }$ h6 r- T

陈维嵬老师：

西门子EDA OneSpin中国区技术经理

- g* V  ?( D% N" Y

陈维嵬拥有诺维萨德大学的电子和计算机双硕士学位，加入OneSpin两年多的时间，与大中华区新老客户紧密合作，帮助领先的公司成功实现其验证目标，在复杂的设计中评估和实施先进的形式验证解决方案拥有丰富的经验。

＋

3、直播要点

• 典型的验证方法介绍
• 什么是形式化验证
• 形式化验证的主要优点
• 形式化验证软件工具：Onespin
  

& n5 f1 a6 R2 [) S% ?

( S  R8 `9 u( y6 A- h8 Q

; r+ D4 p6 O, d4 I6 k
: I$ g2 x7 Z6 X& i0 i

＋

4、适合对象

• IC工程师
• FPGA工程
• 硬件工程师
• 电气工程、电子信息相关专业学生
  7 y9 `- |0 _- u, J

$ Z$ i% h+ \. R- u8 r9 N4 Y$ ?

直播时间：

09月02日晚上20:00

扫码添加陆妹微信

即可获取直播入口

直播福利

- w) }0 ^# |& e& R+ X/ ]: V" L

现金奖

现金红包拿到手软

188元、288元等你带回家

邀请好友一起看直播

知识、大奖全都要

巢币奖

99.9巢币每场大放送（20名）

更有666，888大额巢币亮相直播间

（*巢币可用于观看直播回放及购买电巢app内课程）

  i1 N4 T4 ?( a( @3 ]& j5 |; S& w

实物奖

蓝牙音箱、头戴式耳机

U形枕、电动牙刷

电子工程实体书等福利大奖

! q1 c- X, ^1 |: @- W3 L

以上活动最终解释权归EDA365电子论坛所有

4 v0 z% s$ `5 H5 I6 D* `
- m* f- D9 s2 k2 ?& P