FPGA 中可以取整吗？？如何进行？先谢谢了哦

on1e

FPGA 中可以取整吗？？如何进行？先谢谢了哦

理论的

fpga中你可以通过移位<<、>> 操作实现对浮点数的处理
0 G& m3 e0 }2 @; I比如2.3可以这样表示：
' u4 w+ _' d& e4 u2+(1>>2)+((1>>4)/5)*4
其中1>>2表示1/4=0.25;
" J) _. a* y8 S! R) D(1>>4)=1/16=0.0625;
0.0625/5*4=0.05;
那么，按你的意思四舍五入，只需将输入的数据左移一位（*2），判断生成的新数据的最低位是否为1，是1则取（原始数据+1）；是0则取（原始数据）即可

rergr

看一下别人是怎么说的
! N8 `0 R5 S: e% M3 D; G

QQ2224043166

IEEE754标准中,舍入处理提供了四种可选方法：
就近舍入 其实质就是通常所说的"四舍五入"。例如,尾数超出规定的23位的多余位数字
$ p: }# W: W! j7 |( {% Z% R! N7 v5 W是10010,多余位的值超过规定的最低有效位值的一半,故最低有效位应增1。若多余的5位
; A7 @( i8 l) u+ a9 c. e+ S% e; k是01111,则简单的截尾即可。对多余的5位10000这种特殊情况：若最低有效位现为0,则截
7 A* d, \! G6 J) v尾；若最低有效位现为1,则向上进一位使其变为 0。
朝0舍入 即朝数轴原点方向舍入,就是简单的截尾。无论尾数是正数还是负数,截尾都使取
1 U1 O, u" Q+ A值的绝对值比原值的绝对值小。这种方法容易导致误差积累。
朝＋∞舍入 对正数来说,只要多余位不全为0则向最低有效位进1;对负数来说则是简单的
截尾。
朝－∞舍入 处理方法正好与 朝＋∞舍入情况相反。对正数来说,只要多余位不全为0则
6 \$ b/ Q' E8 [; K0 r- s8 V1 {, Z简单截尾;对负数来说,向最低有效位进1。