Xilinx 高速下载器JTAG-HS3使用教程说明

水木清华LAN

; u0 h" }) ^0 \( i: P
  \& J9 l. Q8 y0 k
; P6 i$ y3 g3 @XJTAG-HS3 用于Xilinx FPGA编程设备
  ?/ N7 T6 e3 f! m+ k

1.概述

/ }$ J0 Q. M2 B+ `5 K2 [

XJTAG-HS3编程设备是一款用于XilinxFPGA 的高速编程解决方案。该设备兼容所有的Xilinx开发工具，如iMPACT，Chipscope，EDK ，Vitis， Vivado工具。XJTAG-HS3编程设备对接开发板设备，是用双排 2*7P ，2.54mm间距排针，另外包含转接头，可以对接2*7P，2.00mm间距，也可以对接2*5P，2.54mm排针，包括单排的6P，单端线。

$ L& ?0 l6 ]3 Y+ ~

( F% W+ K- B* D# `/ W

PC通过USB给XJTAG-HS3供电，无需连接FPGA主板，在设备管理器识别成普通串行总线USB Serial。只有打开Vivado自动识别成XJTAG-HS3设备。或者iMPACT扫描编程器可以找到该设备。XJTAG-HS3设备，VREF是单独，需要从板上给编程设备供电，编程设备有个缓冲器，需要24mA电流来驱动电平转换和长距离数据，电压范围是1.65-5V，并且速度最大是30Mb/S。为了操作正确，VREF需要FPGA的同侧JTAG的供电区域VCCO_0。

8 S. u$ t! a* I, [% N* T

     

8 ^: G  ]9 s- K

7 H' Q; r: Y0 I, _

XJTAG-HS3封面的引脚说明，在一端基本都是GND，另外一端是其他的IO信号。

. ?8 c2 {4 K2 \1 }% ]4 j
) P( F! y7 ~+ O" D0 R

名称	方向	功能
GND	输入	跟目标地连接
VREF	输入	配置FPGA的VCCIO电压连接
TMS	输出	JTAG的TMS信号
TCK	输出	JTAG的TCK信号
TDO	输入	JTAG的TDO信号，直接接FPGA的TDO管脚
TDI	输出	JTAG的TDI信号，直接接FPGA的TDI管脚

. V& ~( E2 q6 n) A* U

侧面测试指示灯，指示电源供电，目标板供电情况。

1 b# o- _) B# P' e
1 v/ d# U- v( C

当红色灯亮是， USB连接到电脑上。

( }" l3 S: s, A! J

当黄色灯亮时，目标板VREF电源和USB电源已经连接好。

0 S5 y. a) S# @4 I6 e* x3 q

XJTAG-HS3能在无PC供电或者无FPGA主板供电，能保持JTAG信号在高阻态模式，XJTAG-HS3通过USB-TPYE B接口对接PC。

) t* H) ~( s8 M0 y6 Y0 b/ L

XJTAG-HS3 增加对接ZYNQ以及ZYNQ UltraScale的ARM复位对接引脚，该引脚是开漏输出，需要对接上拉电源。电源可以设备FPGA的JTAG的电源不一样。

3 S2 j7 N0 t8 Z' j2 p( N) k

  T) Y# u) n0 ^2 R/ O
, q0 M/ K9 G" z
$ X, E+ Q( m$ F4 G3 t; G

• 软件支持
      XJTAG-HS3是用于Xilinx的ISE(Impact,ChipScope,EDK)和Vivado工具。当前ISE和Vivado内嵌的驱动，库，插件都是可以支持JTAG-HS3工具。
  XJTAG-HS3目前能完全支持软件是ISE14.1以及以上版本，还有Vivado2013.3以及最新的版本。
• ZYNQ-7000和SOC的支持
  Xilinx调试工具要求在debug模式中复位处理器，ZYNQ芯片平台有一个特殊管脚PS_SRST_B，PS_SRST_B 通过引脚拉低退出BREAK和WATCH的断点，引起系统复位。所以，连接ZYNQ的PS_SRST_B跟XJTAG-HS3的TRST管脚连接。
           PS_SRST_B使用开漏输出，连接到ZYNQ 芯片，参考电压是VCC_MIO1，而不是VCC_0电压。因为开漏输出需要上拉电阻，电阻大于或者等于1.5K欧姆。
  
  6 j& j1 O  v$ G" J- N) m

2.设计参考
6 j& T& @) b& G& H$ Z

• XJTAG-HS3使用高速缓冲器驱动TMS、TDI、TCK信号。这些缓冲器最大源和端电流50mA。HS3有100欧姆电阻串联在缓冲器和引脚器之间，用于确保不会超过该电流。为了避免短路，目标板建议附加电阻100欧姆或者更高的电阻防止短路电路。
  
  & R8 Y, S) d7 J! ^( R( o

3.DC参数

符号	参数	最小	典型值	最大	单位
VREF	I/O参考供电电压	1.65	2.5/3.3	5.5	V
TDO	输入高电平(VIH)	1.62		5.5	V
	输入低电平(VIL)	0		0.65	V
TMS,TCK,TDI	输出高电平(VOH)	0.85 x  VREF	0.5 x  VREF	VREF	V
	输出低电平(VOL)	0	0.05 x  VREF	0.15 x  VRFE	V

• 
  ) P2 L8 ?% M: ]" \- ?
  
  
  • 时序图
    XJTAG-HS3 JTAG和SPI的操作时序图，如下图所示，XJTAG-HS3支持TCK的时钟频率从30MHz到8KHz，分频数从1-3750整数值，基数频率是30MHz。常用的频率是30MHz，15MHz，7.5MHz，6MHz。
  • 支持芯片类型
    XJTAG-HS3支持下列的Xilinx芯片类型
    
      G' W6 K2 v1 N+ x* u3 F3 y( K
  
  
  • Xilinx FPGA，包含UtraScale +。
  • Xilinx SOCs，MPSoCs，RFSoCs，包含ZYNQ-7000和ZYNQ UltraScale+。
  • Xilinx ACAPs，包含Verscal 。
    
    $ p, p6 F  A0 Y: c2 _
  
  * C; z& s$ |% G
  • Xilinx CoolRunner/CoolRunner-II，9500/9500XL cpld
    
    2 W* k! n, V. M4 x; h$ h
  
  
  • Xilinx ISP配置FLASH PROMs 。
  • 第三方SPI PROMs 。
  • 第三方BPI PROMs 。
  • Xilinx FPGA eFUSE 编程 。
    以下的设备不支持
    
    4 |/ H6 Z2 y* G1 I4 O. s" L+ V
  
  
  • Xilinx 1700和18V00 ISP配置PROMs
    关于配置的SPI和BPI的Flash支持，详见UG908文档，Vivado软件能支持的型号类型。
    
    
  
  
  4.尺寸大小
  • 81mm长度 X 65mm 宽度 X 26mm高度
    5.包装信息
  • 包装清单：
       1). SZFPGA XJTAG-HS3
       2). USB 转TYPE B USB线缆。
       3).多个接口转接头，2.54mm 2 X 7 14P转接2.0mm 2X7 14P、2.54mm 2X5 10P、2.54mm 1X7P 7P
       4). 2.54mm 14P灰色线缆。
       5). 2.54mm 10P灰色线缆
       6). 2.00mm 14P 灰色线缆。
       7). 2.54mm 7P单排国标线缆。
    6.订货信息
    
    , |" I1 U1 y5 X3 h9 j# p
  
  
  
  

) D* B. i: B3 w2 q0 s* Y! F
" g2 ~* r: ]) @( ^+ K- c