找回密码
 注册
关于网站域名变更的通知
查看: 2328|回复: 12
打印 上一主题 下一主题

[仿真讨论] 请教一个DDR2信号回流问题。

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-7-27 19:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
板子的叠层是top-gnd-gnd/VCC-bottom,1.6板厚,PP(厚10mil)+core+pp(厚10mil),cpu挂两片DDR2,第三层CPU+DDR2那块铺1.8v平面,Y形拓扑。DQ有换层,top打孔到bottom,这样参考平面就换了,除了IC的bypass电容外没有为换层加电容,costdown,呵呵。请问用什么软件可以看这样对信号完整性的影响,我用Sigxporler提取的拓扑没有反映出瞬态阻抗突变带来的什么样的结果。
# u5 Z9 ^- _9 ]% H
$ \1 F" f" s( J& O

该用户从未签到

2#
发表于 2011-7-28 08:56 | 只看该作者
DDR2没啥难度的。。横竖里头有ODT~基本保证时序的话 就没啥问题了。。。DDR2 QDR2都画过也没有遇到啥问题。。。。

该用户从未签到

3#
发表于 2011-7-28 16:11 | 只看该作者
2楼的不能这么说,其实DDR走线这块确实需要下功夫的、通常每个方案平台都有自己的特点,因此要求都不一样的,不能一概而论。这块如果能仿真自然是最好的了,可很多公司都没这种条件,我们就属这种情况,呵呵!!!

该用户从未签到

4#
 楼主| 发表于 2011-7-28 22:15 | 只看该作者
Atheros的layout guide要求控制、地址和时钟按1000mil匹配,做到了,DQ和DQS是组内50mil,时钟降频到200M结果还是跑不起来,不知二楼所谓基本保证时序能基本到多少,按setup/hold margin算的结果,1000mil已经给时序留很多余量了,HW在第二板给的约束苛刻到累死人,这一板肯定没问题。
5 L4 C0 w& H( c0 J' d  K% l8 m& _前面属于跑题,我想知道什么软件能仿这种情况,Sigxporler不行,siwave好像也不行,请达人指点,不胜感激。
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    5#
    发表于 2011-7-29 09:59 | 只看该作者
    按你这个叠层,信号线与参考层距离10mil,你线宽走的是多少mil?要注意检查一下阻抗是不是按DDR2规范控制的。

    该用户从未签到

    6#
     楼主| 发表于 2011-7-31 10:38 | 只看该作者
    阻抗木有问题,看了板厂的阻抗测试报告,在50+/-10%范围内,用10mil的原因是板上有WIFI,折中的。好在绕出来了,绕的好苦啊

    该用户从未签到

    7#
    发表于 2011-7-31 10:59 | 只看该作者
    回复 3345243 的帖子$ T+ H# P: ?3 O( s) _3 r- J& Y$ t
    . ?# a! a+ O" x/ a  z3 G
    用SIwave提取两种case下的结构的S参数,然后放到电路仿真器中结合IBIS进行时域仿真,就会看到差别。$ x& K1 D! o& G7 ]7 a
    . z$ W% ^) R$ S/ d: r# b1 [

    该用户从未签到

    8#
    发表于 2011-7-31 11:01 | 只看该作者
    回复 3345243 的帖子
    % k) L% s5 f- U; J
    : X; i- ^3 ?& n4 I, A长度match不是目的,目的是flight time基本相同。, a" F2 A1 f: [% g
    所以你至少要看看线上的延时是多大,比如同样是50mm,在第一层和第二层,延时可能就差别很大。因为各层介质的介电常数不同。
    0 M0 k2 d2 p6 Q/ t# F# M

    该用户从未签到

    9#
     楼主| 发表于 2011-7-31 11:35 | 只看该作者
    SIWAVE能仿出换层  参考面不同带来的影响么,阻抗也是按传输线的阻抗算的吧,我这是参考面不同导致回流路径不连续,阻抗突变。看来要重新拾起siwave了

    该用户从未签到

    10#
    发表于 2011-7-31 14:48 | 只看该作者
    回复 3345243 的帖子
    . }5 O7 P2 {: O1 `( Q8 d! H% t- x& V, D: P5 ^+ @  t- \
    HFSS, CST,ADS可以作各种板级非理想回路的问题,基于cavity的SIwave和Sigrity也可以看出你提到的这种换层引起的非理想回路问题。

    该用户从未签到

    11#
     楼主| 发表于 2011-7-31 22:02 | 只看该作者
    谢谢楼上的,HFSS和ADS的理论博大精深啊,试着学了学,现在还停留在建模阶段,学海无涯。

    该用户从未签到

    12#
    发表于 2011-7-31 22:32 | 只看该作者
    对于ddr2的时序,需要注意三组量的约束:% M* c1 }( F% q" @
    1. CLK与ADDR/CMD/CTRL
    / n8 @* }8 h" U1 @' ~4 `# x2. DQ与相应的DQS
    ; `! ^  W: V9 d5 G: L+ {' k  d& I3. DQS与CLK
    # a- p% |7 P7 t这里面最严格的是DQ与DQS,对于667~800M数据率以上的应用,最好做到同组同层。; a! W' P) K  K  l5 C) G4 m
    DDR2这种数据率,没不要在换层时加粘结电容,在这里主要是要保证各组信号之间走线的一致性,另外对于一驱二的Y型拓扑,要把CLK/ADDR/CMD/CTRL外部的端接电阻放对位置。: D: j' A, K, q) p) {8 x
    你这个叠层电源地层之间的距离有点大,10mil?对电源的去耦不太好。

    该用户从未签到

    13#
    发表于 2011-8-26 16:05 | 只看该作者
    VooV 发表于 2011-7-31 22:32
    1 \2 Z1 k) t! g% {对于ddr2的时序,需要注意三组量的约束:
    6 A7 s/ O4 \, n0 y+ d1. CLK与ADDR/CMD/CTRL
    8 u+ k3 i( u. Q2. DQ与相应的DQS

    $ P9 D4 c+ s- P9 ~/ _* ^楼上的牛人,请教约束的问题:
    6 U( P6 f' ^# Y0 j  d; y      1. CLK与ADDR/CMD/CTRL+ f7 M+ q& X* X; p
          2. DQ与相应的DQS! b$ i$ c8 z) l5 ?& l1 _
          3. DQS与CLK6 j3 s6 [# H/ [9 h
    这三组约束如何设置,长度差值控制在多少?三组之间长度差控制在多少?' v9 {) v! T: Q& h

    * g2 L' E$ z  n3 m6 F4 \请解答一下,谢谢!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-5 23:36 , Processed in 0.156250 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表