IC设计流程介绍

twel2e

1.1 从RTL到GDSⅡ的设计流程：

这个可以理解成半定制的设计流程，一般用来设计数字电路。
- L0 T$ R( F8 K7 Q/ m$ C, G
1 t5 z  D0 D" ^6 i整个流程如下（左侧为流程，右侧为用到的相应EDA工具）：
1 ?7 Q" j3 T7 S' t8 O
  一个完整的半定制设计流程应该是：RTL代码输入、功能仿真、逻辑综合、形式验证、时序/功耗/噪声分析，布局布线（物理综合）、版图验证。
6 x  Y  F( w! T6 M. o/ A
  至于FPGA设计，开发起来更加简单，结合第三方软件（像Modelsim和SynplIFy Pro），两大FPGA厂商altera和xilinx自带的QuartusⅡ和ISE开发平台完全可以应付与之有关的开发。
1 b4 ~0 ~# T& D  X* R0 @0 d/ S/ z
' v: d: _4 L1 J' I7 H前端的主要任务是将HDL语言描述的电路进行仿真验证、综合和时序分析，最后转换成基于工艺库的门级网表。

后端的主要任务是：

（1）将netlist实现成版图（自动布局布线APR）
7 q1 q$ a. O8 |5 H/ P. B) l' L
（2）证明所实现的版图满足时序要求、符合设计规则（DRC）、layout与netlist一致（LVS）。

' Q0 r4 o# B$ Y( g- U4 Q5 R（3）提取版图的延时信息（RC Extract），供前端做post－layout 仿真。

# g9 Y; s! k3 E+ A! K) e4 u+ e1.2从schematic到GDSⅡ的设计流程：
3 m6 [( V$ V! J( L/ N% U
( O* d' W+ ~7 S$ p7 \3 ?* [    这个可以理解成全定制的设计流程，一般用于设计模拟电路和数模混合电路。
3 K9 L/ b. U7 V# y
   一个完整的全定制设计流程应该是：电路图输入、电路仿真、版图设计、版图验证（DRC和LVS）、寄生参数提取、后仿真、流片。
      一个完整的半定制设计流程应该是：RTL代码输入、功能仿真、逻辑综合、形式验证、时序/功耗/噪声分析，布局布线（物理综合）、版图验证。
      至于FPGA设计，开发起来更加简单，结合第三方软件（像Modelsim和Synplify Pro），两大FPGA厂商Altera和Xilinx自带的QuartusⅡ和ISE开发平台完全可以应付与之有关的开发。

nuiga

一个完整的全定制设计流程应该是：电路图输入、电路仿真、版图设计、版图验证（DRC和LVS）、寄生参数提取、后仿真、流片

dsgh

一个完整的半定制设计流程应该是：RTL代码输入、功能仿真、逻辑综合、形式验证、时序/功耗/噪声分析，布局布线（物理综合）、版图验证
$ w, R4 V  B8 Z1 E

1597689180@qq.c

学习了！学习了！