这是不是BUG?

minger2008

allegro16.3,装了最新33补丁，BGA自动FANOUT，在引第一、二排PIN时，删掉多余的VIA时有多余小方块显示，信号没加任何属性，郁闷15.X都没这问题嘞，求解答
! F: f$ r4 o$ }5 K/ E% l. P' D
3 G2 ^/ J8 f% ^, b% U! I/ S7 V
+ h& V$ }' T' z8 }/ \( U
6 Z7 D$ k, l6 H$ ?; x! }( f. L

! S$ V9 M7 M& U9 G8 l

wjl882008

刷新后还有吗？
可能是把这个当作T形结点了

suiwinder

刷新下试试！
9 |+ t7 B3 B2 v# N难道Cadence每次都会重新写代码吗？
0 w. j+ \8 I+ g0 \, I4 ]显然FMEA没有继承性啊。

cvntao

没有这个问题啊，我也装了最新的hotfix，但是不存在楼主所说的问题

minger2008

郁闷，换了张板还是有这个问题唉，把两段线抓起来原地移动也解决不了
- `5 s5 R$ j" j4 N2 g16.3不习惯，接着摸索，做图还是准备换回15.7。

wangxs_song

16,0就这样了，何必这么紧张呢。

cccccc32

不是bug

WZS_PCB

不是bug

PP2008

不知道是不是BUG，fanout之后，如果你是只删除via保留线，并与另一线对接时，在连接处就会出现这个小框框，解决的方法就是将via和fanout时的线一并删除，再连线，就OK了