EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1. 干扰源: 电子电路工作时,往往在有用信号之外还存在一些令人头痛的干扰源,有的产生于电子电路内部,有的产生于外部。 4 `; \! q9 H) i. e
外部的干扰主要有:高频电器产生的高频干扰、电源产生的工频干扰、无线电波的干扰 内部的干扰主要有:交流声、不同信号之间的互相感应、调制,寄生振荡、热噪声、因阻抗不匹配产生的波形畸变或振荡
& ]8 X6 x, ~8 n' s% ? ! T% ]* H7 m" u
2. 降低内部干扰的措施: 元器件布局: 元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。
" d" U& g2 t4 ^. ]# L" o' }( n电源线设计:根据印制线路板电流的大小,尽量加租电源线宽度,减少环路电阻。 同时、使电源线、地线的走向和数据传递的方向一致,这样有助于增强抗噪声能力。 }! [% S* D9 f( S# Q: a/ C
地线设计:在电子设备中,接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用,可解决大部分干扰问题(详细方法见下节接地)。
! K5 L* g; q9 m; u) I退藕电容配置线路板设计的常规做法之一是在线路板的各个关键部位配置适当的退藕电容。 * T- e! m% z* y. ?& ^
( c: P) }" H- q4 |/ g$ e, m8 [' v) `) G
此外,还应注意以下两点: 在印制板中有接触器、继电器、 按钮等元件时。操作它们时均会产生较大火花放电,必须采用附图所示的 RC 电路 来吸收放电电流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF。 CMOS的输入阻抗很高, 且易受感应,因此在使用时对不用端要接地或接正电源。 - a* l( I: @) M6 k: E8 j8 b
3. 降低外部干扰的措施有: 远离干扰源或进行屏蔽处理 运用滤波器降低外界干扰 & M4 T7 b. ?* O; W; B: ~, v4 |
% D; `/ M& B4 Y8 c! R |