[求助]关于6层板的叠层问题

月守鬼宿

最近做一张6层板，最初规划好叠层结构如下2种：

6 q5 `1 e$ q0 Q2 A
9 j/ @) K8 i# `方案一：TOP（S1）   GND1    INNER（S2）   GND2   PWR   Bottom（S3）
6 k+ |/ i- _. ?方案二：TOP（S1）   GND1    INNER（S2）   INNER(S3)   PWR   Bottom（S3）

因为IC的退偶电容基本放到了Bottom层，所以采用了方案一。
/ u3 f/ L  ]) M+ I! E( N
( d. x0 _5 y' g, e4 J- i, R+ ]但走到最后发现靠近板边比较独立的一个功能模块（模拟的）3个走线层拉不出来（主要是一些差分信号），
8 i2 p+ V6 T+ e4 s! [于是想在GND2走线，再在PWR层覆铜（EGND）作为参考平面，这样好不好？

1 d9 \( e+ O& Z( j8 _  h5 oPS：以上内层都是正片
! f. e. ?9 ^. ]5 B5 \! u) s( C. l

3345243

4个走线层方案二也挺好啊，S2、S3叠厚点。EGND是指大地么，这个地不干净啊，模拟信号要小心，我的想法是在PWR层走，多打点过孔跟其他信号回路隔开。