CD14538设计的单稳态电路为什么下降沿时电路又会进入暂稳态？

angern

几个信息：
①用CD14538设计的单稳态电路，采用的是上升沿触发。
( D4 q& L+ k$ ]# e% f5 C2 K5 x8 m: }②触发脉冲宽度大于14538的暂稳态时间。
③发现一个触发脉冲会引起进入2次暂稳态。如果触发脉冲宽度小于暂稳态时间就不会有这个问题。
- M; [( i$ k( U
8 A2 I% e# e* k) o
疑问：CD14538不是上升沿触发吗，在上升沿时电路进入暂稳态，为什么到下降沿时电路又会进入暂稳态？还是我电路哪里有问题？
. {7 S5 {- b' V9 e0 {( @

nuiga

如果触发脉冲宽度大于暂稳态时间的需要后沿给短暂触发就不会有这个问题了。

MLXG

上升沿触发没有问题。
从波形截图可见，触发信号的下降沿貌似有下降又再上升的状况发生，形成不需要的上升沿触发。
5 s1 U8 u8 \( Y! A* t3 a检查比较器的输入正弦半波信号质量等问题。

muzitongxue

正弦波信号应该不稳定吧

hunterccc

上升沿触发没有问题。