Allegro 16.6如何显示网络走线阻抗

llwwhh96

如主题，allegro 16.6有没有什么方法可以计算出特定网络走线阻抗，我利用约束管理器得到的阻抗值不准确。17.2是有Impedance Workflow这种功能，16.6有没有什么好方法啊？请各位大神赐教~~
+ a  W/ p: h8 J( m' \* I6 \
+ k- j6 b% K8 x: \5 B( }7 l9 q/ n

llwwhh96

用Display>Parasitic可以看到单根线的阻抗，但没办法看到整个网络的阻抗，有没有什么好方法

风车车等风

166同样也可以啊，16版本没集成仿真工具，需要单独使用sigrity，17版本集成了仿真软件

llwwhh96

三只松鼠 发表于 2021-12-31 16:45
166同样也可以啊，16版本没集成仿真工具，需要单独使用sigrity，17版本集成了仿真软件

. I0 S) w' J; L: x! e是说 PCB SI吗？我试过了，里面的选项也少，SiXplore都没有。好像还有一个什么SI Editor，估计是没破解完全吧~
% E! R6 N' c7 U) F3 h

风车车等风

llwwhh96 发表于 2021-12-31 17:33
是说 PCB SI吗？我试过了，里面的选项也少，SiXplore都没有。好像还有一个什么SI Editor，估计是没破解完 ...

有个switch workflow

dzkcool

用Sigrity的ERC功能算，跟17.2的Impedance Workflow差不多

gxz-engineer

学习中.....

敢敢

看了还是不懂

llwwhh96

三只松鼠 发表于 2021-12-31 17:51
有个switch workflow

4 y" Q4 U4 w# ]8 e4 F/ i这个具体在哪个选项卡下呢？我没找到，请赐教一二~~~
. F1 A' q8 r# o- j  l

llwwhh96

dzkcool 发表于 2021-12-31 18:01
用Sigrity的ERC功能算，跟17.2的Impedance Workflow差不多

谢谢大神回答，有两个问题：① 这个Sigrity是不是PCB SI Editor？
3 L; a4 T$ S8 R+ s4 D% w& g② ERC是不是Electric Rule Check，通过设置constraint来显示网络阻抗的方法呢？如果是的话，这个方法我用过，显示出来的数据不准，不完整的网络和完整的网络得出的阻抗值一样，而且出现了“140.5:143.5”的数据格式（layout中无差分对），我估计是用错了，这种方法是不是需要预先进行一些特殊设置？

dzkcool

llwwhh96 发表于 2022-1-4 14:12
$ L! ^0 |- T$ B6 F0 n谢谢大神回答，有两个问题：① 这个Sigrity是不是PCB SI Editor？
② ERC是不是Electric Rule Check，通 ...

1、不是，这是Cadence单独的设计套件
2、不是，是Sigrity套件中自带的功能

llwwhh96

dzkcool 发表于 2022-1-4 17:43
1、不是，这是Cadence单独的设计套件
; @% D" R" @1 R; I% g, \2、不是，是Sigrity套件中自带的功能

请问Sigrity套件可以单独下载吗？我装Cadence的时候好像没有这个套件

dzkcool

llwwhh96 发表于 2022-1-5 08:44
+ ~" e8 `7 U) R9 s  Z: p请问Sigrity套件可以单独下载吗？我装Cadence的时候好像没有这个套件

是的，要单独下载安装。

llwwhh96

dzkcool 发表于 2022-1-5 10:02
/ k; Q5 _: H1 M; N是的，要单独下载安装。

: j# Q3 k  L& [6 m. T好的，十分感谢~