|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
7 q1 `3 X, p& q B. K. Z按照产品在电磁兼容设计时所采取的各项措施的重要性为先后,分为若干层次进行设计,并加以综合分析进行适当调整直到完善,这就是本文提出的” 电磁兼容分层与综合设计法”。可以做到电磁兼容试验一次成功。0 N% V3 u1 S. Y) I& G- @0 ^- i4 ?
- j, q z r% m% t' ` 人们在研发新产品时,往往急于实现产品的功能,于是沿用低频、低速时的经验,满足于利用软件将单片机、芯片和元器件连接起来,就希望实现产品功能、效能和性能,结果事与愿违,不仅只是在低水平徘徊,而且延误了宝贵的时间。
4 m6 X' e' q" a2 N! c4 d; c$ V
5 h) i. n* l" C# l( X3 I$ E6 x
5 Z7 z$ n8 L. P: V 其实,随着集成电路时钟速率的提高,上升、下降沿速率加快,电源电压降低以及产品复杂性和密集度的提高、设计周期的不断缩短,沿用低频、低速时的经验已完全不能实现产品的功能、效能和性能。如果在产品设计的后期重新设计,则成本很高。如果延误日期,损失就更大。 Q3 a1 B& M; w
# s& b0 x, F0 | y1 c7 }5 Z 因此,“第一时间推出产品”的设计目标,是生死攸关的竞争需要。要在第一时间实现产品规定功能、使产品效能得以充分发挥,并达到最高性能,就必须做好EMC设计。为了以最低的成本解决EMC问题,就必须在功能设计的同时,进行EMC设计,并选用正确的方法。
t2 M9 u9 q9 I0 ?# o/ I2 F# p! f; h/ `" r1 f- ]5 l- c
现在,产品设计的重点已从功能设计和逻辑设计,转移到EMC设计上来了。; m/ g, b4 z- D! _; D/ i' A0 M
9 j% f0 v7 b) z 进行电磁兼容设计的正确方法,应做到:标本兼治,重在治本。 就是从治理电磁兼容问题的源头出发,按重要性为先后,分为若干层次进行设计,并加以综合分析,进行适当调整,直到完善:4 D6 Z" y$ a4 f( t+ {
5 f2 |5 P1 ?9 w6 ~* Q% \: f' z
第一层为重在治本之一:有源器件的选型和印刷电路板设计/ G. p7 c9 a; Z m7 d
0 v# i+ K; c" K
第二层为重在治本之二:接地设计
' u4 U+ W3 P5 F- q8 R; X8 n$ v. L3 Q( s/ ]7 a: Y" R9 R1 T0 y
第三层为标本兼治之一:结构/屏蔽设计
' X5 U4 V2 S* Q1 M+ @2 W% U& a; k H" M; H
第四层为标本兼治之二:滤波设计: h) I6 P) o- \: J
3 X1 G; d, z( \' p- r4 |1 U# f
第五层为标本兼治之三:瞬态骚扰抑制设计
5 I3 u% D7 y. [, K% \: z% |/ s. \
第六层为系统级电磁兼容设计
- }$ T4 s3 ?4 p/ E4 L6 Q9 h( H" Y: j( ]# C, Y
并且在每一层进行接地、屏蔽和滤波的综合设计和软件抗骚扰设计。这就称为“电磁兼容分层与综合设计法”。可以做到电磁兼容试验一次成功。
6 l4 l! e% ]7 v+ B0 G( h/ }( S
7 {! O' g; S$ A% ]: ? “电磁兼容分层与综合设计法” 是本文作者在2000年5月“全国电磁兼容标准与质量认证研讨会”上,首次提出,至今已十余年。在全国推广十余年以来, 一批企业先后走出”测试修改法”导致电磁兼容试验失败的“怪圈”,做到在产品设计之初,就主动进行电磁兼容设计。而且,电磁兼容设计的投入仅需1% (国内一般为5%至10%)。既降低了成本,又缩短了研发时间。同时,也使“电磁兼容分层与综合设计法”更加充实与完善,得到了全国许多企业和单位的认可。9 O; H. T+ o, K/ |: U& q
5 b! s4 ?3 C+ A4 W4 X6 C 第一层 有源器件的选型和印刷电路板设计
, J( b* d/ `5 H: k2 t# \: g
7 |4 b: n. a3 q, P2 { 在电磁兼容问题的源头,根本上解决EMC问题,必须首先做好芯片的选型和印刷电路板设计。: d9 u) |6 I: G- ^6 }" V% C7 M! T
3 X* _ ^' h7 x6 u
一.有源器件的敏感度特性与发射特性' `# s8 H& W# l3 q- {, z- V
6 B( r9 z i) |- a# v* H1 V+ r9 g 1. 电磁敏感度特性2 |6 \( d2 v" Z
7 F) z: i" x) M) q7 m6 Z C
模拟器件带内敏感度特性取决于灵敏度和带宽;带外敏感度特性用带外抑制特性表示。
# n' @5 i: @" Y9 t& i( @% D0 J% z @5 C/ @- y
逻辑器件带内敏感度特性取决于噪声容限或噪声抗扰度,带外敏感度特性也是用带外抑制特性表示。& r' m4 w1 H' r8 D* a
9 [. b( r) j, r 2.电磁发射特性9 d/ k$ B1 P' i, i" p3 C( [ B4 Z6 C
7 e+ Q5 [ ]5 b& r1 s! C) _' T s 逻辑器件是一种骚扰发射较强的最常见的宽带骚扰源。时钟波形的上升时间tr 越短,对应逻辑脉冲所占带宽越宽! f8 \( y. W+ x, w C' Z0 v6 s4 [
9 j( z; `( ^- |$ ~ BW=1/ptr8 w# e3 [1 E* {5 S+ I4 Y
7 a, q$ T, s- l! j 此带宽也是最高频率分量。实际辐射频率范围可能达到BW的十倍以上。通过器件手册可以查出tr的典型值。
/ ]" c& Y+ E) U" ~
. {7 k7 @& t9 p2 e- ~ 人们普遍认为:在PCB设计中,需要考虑的关键问题是时钟频率,其实,时钟波形的上升时间tr才是最关键的因素。上升时间tr定义为从波形的10%处上升到90%处所需要的时间。如果在互连线的一端输入方波,要求在另一端也得到方波,则该互连线不仅必须能传输方波的基波,还必须能传输全部高次谐波,至少为15次谐波。这就是说,PCB的时钟频率并不重要,上升时间tr和需要重新产生的谐波才是最重要的。描述这个要求的词语就是带宽BW,也即最高频率分量。 |
|