找回密码
 注册
关于网站域名变更的通知
查看: 1945|回复: 4
打印 上一主题 下一主题

DxDesigner如何出cadence 15.X的网络?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-8-31 15:33 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
DxDesigner如何出cadence 15.X的网络?DxDesigner画原理图;allegro画PCB的方法探讨。请高手赐教。在线等候。

该用户从未签到

2#
发表于 2011-8-31 21:13 | 只看该作者
我看了cdb流程也有一个export——>allegro但是没有走通,感觉有很多问题!我只用过netlist流程与allegro搭配过,导网表的过程都是一样的,只有建立工程的时候选择不一样,这个直接影响到网表配置文件,也只有这个配置文件不同而已!

dxdesigner_allegro.JPG (55.95 KB, 下载次数: 13)

dxdesigner_allegro.JPG

dx_all_conf.JPG (68.5 KB, 下载次数: 3)

dx_all_conf.JPG

该用户从未签到

3#
 楼主| 发表于 2011-9-2 12:04 | 只看该作者
请问元件库应该如何处理?

该用户从未签到

4#
发表于 2011-9-2 13:31 | 只看该作者
库, 原理图Mentor的方式,PCB按Allegro的方式

该用户从未签到

5#
发表于 2011-9-2 17:29 | 只看该作者
chen123guoyun 发表于 2011-9-2 12:04
% A* u! W' B% n, |请问元件库应该如何处理?
: E6 r6 L* i( E6 h! H
库的话我只说netlist流程,mentor你只用画symbol,不用做cell也不用做part,因为后面两个用不上,allegro只要做package即封装
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-14 06:37 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表