Allegro芯片中间热焊盘的覆铜问题

goodlife1983x

* F4 ?% `# U0 W# G$ x# O
论坛有没有高手帮忙看一下，这个封装中间有9个热焊盘，有一张图片是四边的8个管脚是有编号的，是改了原理图和封装才能让8个管脚和覆铜连上AGND，另一张图片是四边的8个管脚只有一个管脚有编号，如果不改原理图和封装的情况下能不能用allegro的设置使覆铜和前面那张图的效果一样，如果强行将四边的7个管脚和那个有编号管脚的网络AGND连接会如图报DRC，并且覆铜也没有自动连上，尝试过改管脚性为AGND或short可以连接上AGND,不报DRC,但是覆铜还是没有那张8个脚都有编号的效果，而且覆铜时和报DRC的效果差不多一样，其它没有编号的管脚属性为< MECHANICAL PIN >

5 b0 l+ Y0 Y+ K* v: x6 C
/ k* k$ ?; d: t

0 O) r/ p! k7 w/ X+ p

dzkcool

铺静态铜皮，强连，Waive掉DRC

leese2002

两张图的铺铜效果都不好。上述不是最优的思路。直接用静态铺铜就解决了，铺盖住9个PAD就可以了，干嘛非要铺铜外延呢？

goodlife1983x

leese2002 发表于 2022-4-22 00:48
& I' Z9 q' G4 V, s) }两张图的铺铜效果都不好。上述不是最优的思路。直接用静态铺铜就解决了，铺盖住9个PAD就可以了，干嘛非要铺 ...

多谢指导，用您说的这个方法会不会有报DRC错误

goodlife1983x

dzkcool 发表于 2022-4-21 12:11
铺静态铜皮，强连，Waive掉DRC

, n; C3 F  a" i多谢指导，有没有不报DRC错误的方法？
: z; w/ [3 I. S5 @( e8 b

dzkcool

有，改原理图，改封装

這侽孓譙悴丶

金锐显得？

goodlife1983x

dzkcool 发表于 2022-4-22 08:59
8 m, X" o1 y6 n* C有，改原理图，改封装

这个太麻烦了吧，我以为有更加简便的方法！，比如说改焊盘的属性

goodlife1983x

aarom 发表于 2022-4-21 14:03
是我,會改零件腳 pin129 使用 shape 建零件腳包括至另7腳, 但pad 的 mask 和 鋼板 不要建, 而要建在其他層 ...

3 X' g# D- P& h8 s6 R* X多谢指导，我以为allegro有能像PADS那样关联引脚的功能！将引脚关联到同一网络，或用ECO直连想要连的网络

leese2002

8 {' L+ ~4 i3 g' G  g/ F0 c7 _
在allegro里面可以改的，，按以下设置，在Options里面选择要赋予的网络名（AGND），分别点击这8个PAD，
1 x  r$ W# s" n9 f( P$ @& |, S4 D

goodlife1983x

leese2002 发表于 2022-4-23 01:16
! o% E/ v$ Z7 e0 `在allegro里面可以改的，，按以下设置，在Options里面选择要赋予的网络名（AGND），分别点击这8个PAD，

0 v0 g9 m+ q' k* S5 V1 c多谢指导，这个方法是可以连接的，就有点像PADS的ECO功能，但是这个方法好像要有引脚编号属性为PIN的才行，而这7个管脚属性是MECHANICAL PIN没有引脚编号好像不行，是不是除改原理图和PCB封装之外还有其它什么方法设置后也可以连接，我单独设置过引脚的属性是能连接，但是发现覆铜覆不上去，还是我的操作步骤有什么地方遗漏了

goodlife1983x

aarom 发表于 2022-4-23 09:12
8 `9 O' @# T& c/ H1 hALLEGRO是可指定,修改線路, 但考慮如下:
1.符合廠商腳位規格.(以後好溝通.)
6 b5 L8 S. v. f$ ~2.以後修改重吃netlist,不 ...

多谢指导，高，实在是高，这样会避免图一时的方便给后续带来更多的麻烦，这个软件的操作确实严谨！技术需要这样的精神！

streetflower

;P;P;P