找回密码
 注册
关于网站域名变更的通知
查看: 3427|回复: 12
打印 上一主题 下一主题

表面填铜的好处

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-10-12 09:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教一下,大家说说对于高阶高密度PCB,进行表面填铜除了对焊接有利外。对于类似高速信号质量方面有什么好处吗?

该用户从未签到

2#
发表于 2011-10-13 00:33 | 只看该作者
看到不少板子增加balance coper为了防止板子挠曲,表层普通不知是否也有同样的功能,有点不理解的是,走线两边普通会影响走线的阻抗,布板的时候不知道是否会考虑到这点,而且现有主流仿真软件都不支持这种阻抗的换算,比如sigexplorer和hyperlynx

该用户从未签到

3#
 楼主| 发表于 2011-10-13 15:04 | 只看该作者
是不是也有这种考虑,当表层不填铜时,由于表面张力导致焊锡流不进凹孔,这样焊接器件后,PIN与PCB就形成了无数的小电容。这种电容会减缓信号上升沿。个人理解,不知对与否。

该用户从未签到

4#
发表于 2011-10-17 20:16 | 只看该作者
1.防翘曲   2.散热 3. 屏蔽

该用户从未签到

5#
发表于 2011-10-18 19:49 | 只看该作者
还有假如第2层不是地而是电源平面的话可以降低电源的特性阻抗

该用户从未签到

6#
 楼主| 发表于 2011-10-20 13:00 | 只看该作者
WWW.YZW 发表于 2011-10-17 20:16 + l: Y$ A9 l) J
1.防翘曲   2.散热 3. 屏蔽

) z5 f- ^  `0 M* ^, B# k麻烦详解一下您说的“屏蔽”具体是怎么理解呢?

该用户从未签到

7#
 楼主| 发表于 2011-10-20 13:01 | 只看该作者
WWW.YZW 发表于 2011-10-18 19:49
! s9 R! W4 i9 l7 _% C7 Z+ s) B还有假如第2层不是地而是电源平面的话可以降低电源的特性阻抗
# E1 _8 Q. ?& V
“降低电源的特性阻抗”,有些不太理解,麻烦详解一下,或推荐个链接小弟自己学习学习

该用户从未签到

8#
发表于 2011-10-20 20:03 | 只看该作者
       先给你说下普通内层和表层添铜平衡块的好处。至于我上面说的是有公式支撑的。是在某些情况下用的,因为公司文档是加密的,屏都截不了,明天去公司给你记下来。在分析。

该用户从未签到

9#
发表于 2011-10-20 20:05 | 只看该作者
        铜平衡块(Copper Balancing )
: O1 O$ m3 w- P: f2 r      为改善内层铜层密度分布不均匀而引起的压合中胶体流动和外层铜层密度分布不均匀造成的电镀厚度不一等相关制造工艺问题,在PCB各层面上添加相应的孤立铜块。这种改善铜层密度均匀分布的DFM措施一般由PCB制造厂家在制造面板面上进行或OEM厂家在原始PCB中添加。铜平衡块包含阻流块和均流块。8 c% P" }3 h- y2 i% `/ l; @
  4.2        阻流块(Venting)
2 h# C+ K0 z, d5 I5 C- N9 A      添加在PCB内层避免因空白区域胶体流动的非导电性材料和导电材料。本规定中指添加在内层铜层上的铜平衡块。
1 f  N7 @0 X. K" @/ f; q4.3        均流块(Copper Thieving)
! o- j! A$ [6 S" J      也称电镀块,指添加在PCB外层图形区、PCB装配辅条(组装工艺边)和制造面板辅条(制造工艺边)区域的铜平衡块。
3 H( c( Z0 c2 ]" s
4 ]) ^* W2 h$ h$ M9 [/ }; L: b: G1 r8 `0 C

该用户从未签到

10#
 楼主| 发表于 2011-10-21 09:36 | 只看该作者
感谢感谢!表层填铜的不好之处,据我了解是价格一般会上涨20%左右。

该用户从未签到

11#
发表于 2011-10-21 10:05 | 只看该作者
MENTOR北京 发表于 2011-10-21 09:36
/ ?3 @+ K$ j% C# k5 Y5 C/ s感谢感谢!表层填铜的不好之处,据我了解是价格一般会上涨20%左右。
" d. I0 u# F9 d3 t$ Y
这个没听说过。填铜价格上涨估计应该是超大批量的PCB生产吧。

该用户从未签到

12#
发表于 2011-10-21 20:52 | 只看该作者
     电源特性阻抗公式Z。=120*3.14*D/√&*W       &是介质的介电常数。D是电源和地平面的间距。W是平面之间的面积。 也就是说电源和地紧邻会降低电源的特性阻抗,形成一个公面积的平板电容,面积大的话几乎是无感抗的平板电容。而信号低速是走低阻抗高速走低感抗。这样对信号质量好。也吸收辐射,所以还有屏蔽作用。

该用户从未签到

13#
发表于 2011-10-21 20:56 | 只看该作者
上面的公式应该是(√&*W )。特性阻抗和面积成反比的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 18:57 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表