这个封装模型HSPICE该怎么调用？

jomvee

0 ]; C$ ~! `. g  g$ }  B
。。。。前面是pin定义
6 w* Z+ U! k# EP1            | 304        MGTTXP2_114                      P1
F1            | 305        MGTTXP2_115                      F1
0 p2 m- ?& @  n1 wM1            | 306        MGTTXP3_114                      M1
3 }! {" ?! Z, T$ C& XD1            | 307        MGTTXP3_115                      D1
F5            | 308        PROGRAM_B_0                      F5|
& P% Y4 _! R6 C: e4 H( `5 J: I4 rK12           | 319        IO_L18N_GC_35                    K12
' ?$ a: g5 J9 q5 x
$ ~6 ^$ m0 U- V8 s' Q3 w" _: b7 E$ i[Model Data]
. J" g' @1 E: [( `|
. R" L1 G, c+ L| The resistance matrix for this package has no coupling
7 ~  Q# b" j9 S+ j0 o% \) j$ T|
[Resistance Matrix]    Banded_matrix
4 }0 N4 n5 g0 F4 @) R[Bandwidth]            0
4 G( h, V* b& Q[Row]    K12
- u2 f/ M6 \# ~& _& `0.153567
! b+ a- l# G" J5 h, {* Z8 A[Row]    K11
9 c7 |( h3 c" U( m0.16312
[Row]    D4
5 M7 S7 y- [7 N2 p  _0.00379735
5 n! p$ L8 s+ `! r' a+ j* }# _  r[Row]    AA2
9 r7 l2 }6 v  }- {0.00690568
6 T2 i+ l" F( T+ i1 w  J[Row]    A4
.
+ |4 v% p4 b0 x, u! |# P/ S8 I.
* ~8 e: o0 }" r: Z) {8 p.
: Q7 A. M0 x* j: E6 P: J| The inductance matrix has sparse coupling
|
[Inductance Matrix]    Sparse_matrix
[Row]    K12
K12     1.45107e-009
; y- z+ @  N! s" ?1 ~) IK11     1.45124e-010
J10     1.12787e-011
7 Z5 F: ^1 `: z( B, h7 F2 nK7     2.52885e-011
, j; r5 l$ V9 B7 }, }; A+ ON11     1.73277e-011
N12     1.36581e-011
7 y8 ^+ r# [: F% H& {6 rG11     1.02003e-011
3 \( X& O. v) ~+ ~R9     1.52735e-011
.
。
。
9 H; J% h& Q' d2 D。
| The capacitance matrix has sparse coupling
|
[Capacitance Matrix]    Sparse_matrix
[Row]    K12
+ K) D2 c- a. u, a& w8 aK12     1.45107e-009
K11     1.45124e-010
$ ?; v# @( D6 c% J8 G( LJ10     1.12787e-011
K7     2.52885e-011
9 J* R# n7 l/ q" @' ON11     1.73277e-011
N12     1.36581e-011
6 \/ j6 s1 T2 [1 YG11     1.02003e-011
- n: y1 ^6 ~6 [% k/ _6 P$ mR9     1.52735e-011
.
.
  ]$ g2 s4 e  P& i.

jomvee

考虑用这样的结构模拟封装，但是没有coupling……

icy88

8 t+ Y4 N; o- F5 k$ {+ D% y

jomvee 发表于 2011-10-19 09:16
; }" C$ }* l, k' F考虑用这样的结构模拟封装，但是没有coupling……

5 A; ^5 _' D4 |2 S. I# t$ K2 H
pck文件调用方式,可以看下hspice的帮助文件,在.ibis中有关键字的.

jomvee

icy88 发表于 2011-10-19 09:35
  [' C$ a1 o: N- O8 W" ^pck文件调用方式,可以看下hspice的帮助文件,在.ibis中有关键字的.

我想你说的是:
* R9 h2 h$ c; s& i+ c2 t5 J5 w3 F.IBIS 'ibis_name'
+ file='ibis_file_name'
+ component='component_name' [time_control=0|1]
7 ]% ]  ]/ l% g2 s+ [mod_sel='sel1=mod1,sel2=mod2,...']
+ [package=0|1|2|3] [pkgfile='pkg_file_name']
+ [typ={typ|min|max}]
  y* ~- n6 \6 H  t0 c3 r+ [nowarn]
+ ...
9 N4 E9 M$ @: I; g! a9 ^, V6 W7 ?1 L. F

从PKG文件内容看，它是定义了每个pin的封装的自/互RLC。
网表中BUFFER是用B element调用的，跟pin脚定义没有关系，往往FPGA的IBIS也没有定义Pin，上面的.IBIS语句又怎么能把B element——nd_out出来的信号与PKG模型中对应封装pin脚Xx的RLC关联起来？所以上面的语句要不没有作用，要不可能报错！继续学习中……

ugi929

这个确定是封装吗？封装一般会写成子电路，调用一下就行了。
# [( V7 w4 r8 j: _$ j这个像是一些寄生参数...

beyondoptic

jomvee 发表于 2011-10-18 14:19
我想你说的是:
6 _3 @1 \) ]/ l: n4 \: _; D. o! E; x.IBIS 'ibis_name'
+ file='ibis_file_name'

封装与IBIS模型没有关系吧，封装一般是加在模型后面，只与IBIS模型输入输出的PIN有关系吧。

yuxuan51

- s* N3 o4 }  t$ A2 z3 S
芯片的脚确实应该和封装对应，这个应该由模型来过渡吧，你PIN脚定义那中间一列不是写的对应的模型名称么？

jomvee

yuxuan51 发表于 2011-10-19 11:52
芯片的脚确实应该和封装对应，这个应该由模型来过渡吧，你PIN脚定义那中间一列不是写的对应的模型名称么？

中间是信号名称不是模型名称

suiwinder

受教了,以后也可以这样用

格林杨

有人知道这个PKG文件怎么生成吗，怎么从Sp文件中提取出来