|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
请教高手，以CAPTURE CIS中如何正确画总线和Off-Page connector，对于一些IC网络名称不连续的、交错的情况下，而且还与其它页的网络有连接，这个时候是如何画总线的，如图：
8 h; z% v2 V9 \2 d* G6 _
这当中的Csync*与Vsync*两个网络如果画总线不是交错在一些了，很零乱，这样的情况应该如何处理，而这两个网络与其它页有电气连接，应该如果放Off-Page connector，可不可以如下图这样放（这样画在DRC时报错，不确定会对导出网络表是否有影响）：
( ]" O# ^6 g# J1 `
! t L9 R, w. ]- {4 w: Z
! X {' a% E' H; V6 K/ l
3 k+ l5 D$ k, U a! N& U: a
. M# Z; W* o1 j: E6 t# K
( {& n# I$ c$ J( p2 U
6 F! d0 w( q/ v; G2 @/ {/ s& d4 r" F( w
" W) I- S! \' P9 V+ F+ `
' h& {( q% Q8 ]: m. q7 ~+ _# o/ |9 |
2 s* d& B9 l: n9 ^- W
$ k" E, J5 r5 j8 Z0 _
+ ^$ B9 [8 G6 X
" C, M! ?7 [/ L) C; E6 o- O" X1 P( Y
5 F4 d: e4 H5 |6 P/ O
& q% f7 d9 [* S+ L
8 l3 J$ z! y4 _( q N' L, S& c0 z t; H8 H' a) i6 N" f" i
|
|
/1 
发表于 2011-10-18 18:25
收藏
淘帖
支持！
反对！
楼主