单片机基础及应用11：8位单片机的发展

Ele_insect

一、80C51单片机的发展
' w( T2 ~7 T  ^9 K$ z6 v1 、80C51单片机的发展
2 I! d# ~  W$ e* ~1 KMCS-51是单片机系列的名称，其中包含有多种芯片型号；而80C51则既是系列名称又是其中一个具体芯片的型号。
早期的80C51系列芯片型号与MCS-51完全对应。它们都有两个子系列，即基本型51子系列和增强型52子系列。
80C51是对MCS-51的改进，具体表现在所使用的半导体集成电路工艺上。MCS-51采用的是HMOS工艺，即高密度短沟道MOS半导体集成工艺，而80C51则采用CHMOS工艺，即互补金属氧化物的HMOS半导体集成工艺。集成工艺的改进，使得80C51具有抗干扰能力强和低功耗等明显优势。
" }, h/ F, i9 W( ?* ?
2、 80C51的衍生芯片
( h' P  m" u& L" D（1）功能简化芯片
! n- W6 t7 |7 o+ R5 v尽管80C51的软硬件资源配置并不高，但对许多简单应用仍有富余。为实现资源的最优化配置且降低成本，一些功能和结构简化的简化型芯片应运而生。
" l; m  R8 b% v4 v( W& K: G硬件方面的简化内容涉及片内存储器、定时器、并行口或串行口等。例如，一些单片机应用只需要串行口而不用并行口，因此，就可以把并行I/O内容(口电路和口线引脚)去掉，从而出现了没有并行总线的所谓非总线型芯片。
除简化硬件之外，也有简化指令系统的简化型芯片。例如，Microchip公司生产的RISC(精简指令集计算机)型系列芯片，就减少了指令条数，只保留一些常用的基本指令。
（2）功能增强芯片
+ I% o) w( K6 f5 f+ z2 p- O3 E为满足复杂控制应用的需要，出现了许多功能增强的8位单片机芯片，所增强的内容包括增加定时器数目，增加中断类型，以及增添其他功能部件等。
$ A6 ^  Y* T' X1 ?6 W' D9 ]- @例如，Philips公司的80C550和87C550增加了监视定时器WDT和A/D，80C552和87C552增加了I2C、WDT、A/D和脉宽调制器PWM等。此外，功能增强还表现在速度上，例如，SST公司生产的芯片SST89E/V58RD2，其晶振频率可高达40 MHz。
/ ~0 Y, d# L4 r+ {$ _  s$ e8 M6 h（3）专用型芯片
可把单片机芯片划分为通用型和专用型两类。通用型芯片的软硬件资源相对比较丰富，性能全面而且适应性强，能满足普遍性控制应用的需要。但通用型芯片存在二次开发问题，只有通过用户层面的二次开发，才能构建成一个有针对性的实用控制系统。
然而在单片机的控制应用中，更多的还是专门针对某一种特定产品或特定需要的专用型芯片。这些芯片在设计时已经对系统结构的最简化、软硬件资源利用的最优化、可靠性和成本的最佳化等方面都作了通盘的考虑和论证，所以专用型芯片具有十分明显的性能和价格优势，而且使用起来也十分方便。
0 B% T" k1 ~: L( p$ p& m5 s3 |
4 e; x# G8 {, s' B二、 从8×C552看8位单片机功能的增强
1、 8×C552的硬件结构
8×C552芯片的硬件结构是在80C51内核的基础上再增加一些功能部件构成的，现以83C552芯片为例进行说明，硬件结构框图如下图所示：
& x/ A9 I: H" N4 @5 `- a

  ~1 T( \  B0 J. T7 |1 y; B4 m* j) [7 `（1）8×C552的基本组成
2 t( m% L/ D9 [4 }4 A2 ~( X' r在83C552芯片的硬件资源中，中央处理器CPU、256个寄存器(RAM)单元、8 KB掩膜ROM、两个16位的定时器/计数器（T0和T1）、全双工异步串行口UART以及外部可扩展64 KB存储空间等，都与80C51系列的83C51芯片一样。
新的功能部件包括：附加定时器T2，捕捉输入/定时输出逻辑，A/D转换器，两路8位分频的脉宽调制器PWM，监视定时器WDT，15个中断源的中断结构，以及I2C总线接口电路等。
此外，83C552还增加了两个8位并行口P4和P5，并行口总数达到6个。
（2）8×C552的专用寄存器
3 p- t6 V0 p6 ~$ s( x3 w1 G+ t" M80C51只有21个专用寄存器SFR，而到了8×C552，随着功能的增强，寄存器的数目也增加了许多，达到56个，
& |  c# r1 I/ {  f（3）8×C552的A/D转换器
4 ^! F' a: @3 p3 n2 h出于控制应用的需要，8×C552芯片内置有A/D转换器，它由8路模拟输入多路开关、10位线性逐次逼近A/D转换器等构成。模拟电压的波动范围是0～+5 V，一次转换需50个机器周期，当振荡频率为12 MHz时，转换时间为50 μs。
& N/ d1 j2 {- E" E& h' N/ y! g在使用A/D转换器时，要采用稳定度高的电源作参考电源。
# m- G4 M+ ?! d( |0 @& S供A/D转换使用的寄存器有转换结果高位寄存器ADCH和转换控制寄存器ADCON。8×C552为10位A/D转换，转换结果的高8位在ADCH中，低2位在ADCON中。
6 w# v; U" E: p+ w4 R8 P, A9 Y( m（4）8×C552的中断结构
8×C552的中断源增加到15个，各中断名称、符号及向量略。中断系统结构如下图：
5 R- n: U! t" T+ h6 L" f% |! H
" A- d4 U" U# A1 ?0 T+ ~4 b4 m. L

由于中断源增多，所以中断允许寄存器和中断优先级控制寄存器都增加到两个。对于中断允许寄存器，把80C51原有的改称为IE0，而把新增加的称为IE1。对于中断优先级控制寄存器，把80C51原有的改称为IP0，而把新增加的称为IP1。
) M# V/ s. C8 p- E硬件查询顺序为：外部中断0(X0)→定时器0中断(T0)→外部中断1(X1)→定时器1中断(T1)→串行中断(S0)→I2C中断(S1)→捕捉0中断(CT0)→捕捉1中断(CT1)→捕捉2中断(CT2)→捕捉3中断(CT3)→A/D中断(AD)→比较0中断(CM0))→比较1中断(CM1)→比较2中断(CM2)→定时器2中断(T2)。

3 v1 Y0 P3 r  z- o* u* ]$ n2 、事件捕捉与事件定时输出
（1）事件捕捉与事件定时输出逻辑
8×C552的事件捕捉与事件定时输出逻辑由一个16位定时器T2、4个16位捕捉寄存器和3个16位比较寄存器组成，并有相应的输入和输出引脚配合。其逻辑结构如下图所示。
/ |+ K5 t) W* I( |其中，定时器T2是一个16位的加法计数器，由高字节寄存器TMH2和低字节寄存器TML2组成。另外，加在定时器之前有一个预分频器。定时器T2有8位溢出中断和16位溢出中断。
5 C& E, w; Z  s; m& a

风吹过后

这个不错哦，我也想下载下来学学

niubility

来学学，学习学习。