[Cadence Sigrity] 钩选终端电阻后怎么分组

lookzoo8

POWER SI -ERC-Trace Imp/Cpl/Ref Check 彷真DDR未端地址信号接了电阻。设置发与收电阻钩图1 ，下一步出现，每个信号都要对应所有信号。只截图A0 与 A1。如果要分组，是否随便选择网络，只要不重复就行。图2
' E' p9 B/ e/ D2 z" D* e% B

521li

Cadence仿真我也正在学习

爱xingxing

521li 发表于 2022-6-23 17:20
' k; n; C' ~  NCadence仿真我也正在学习

9 a1 }+ j+ ~1 Z, E9 ~我也是，感觉有点难入门，有没有比较好的教程资料分享一下？
0 l, C( Z! D* I0 Q1 x5 ~5 A! U, b: E

lookzoo8

爱xingxing 发表于 2022-6-24 14:40
7 Q1 M* H; M( T* b9 D3 ~我也是，感觉有点难入门，有没有比较好的教程资料分享一下？

我们要报砖学习。单打不行

爱xingxing

lookzoo8 发表于 2022-6-28 17:14
  B  w  j6 y- b! v; R1 t9 S我们要报砖学习。单打不行

: y0 [2 h, B8 Y+ d* F好啊，组队