EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 EDADZE365 于 2022-6-27 15:59 编辑
( w1 E/ T& X- i4 @% |. m- ?) O. i! q: [! z) Z
近日，华为公开了一种芯片堆叠封装及终端设备专利，申请公布号为CN114287057A，可解决因采用硅通孔技术而导致的成本高的问题。
3 K6 a+ r" T* e1 H* J专利摘要显示，该专利涉及半导体技术领域，其能够在保证供电需求的同时，解决因采用硅通孔技术而导致的成本高的问题。 , { o4 b9 D3 [7 D1 l8 {1 k& q
, t7 H0 c8 O" A- O具体来看，该芯片堆叠封装(01)包括： 8 f+ G+ p. h* M- C
设置于第一走线结构(10)和第二走线结构(20)之间的第一芯片(101)和第二芯片(102)；
6 p* |# l! r0 `) C- t所述第一芯片(101)的有源面(S1)面向所述第二芯片(102)的有源面(S2)；第一芯片(101)的有源面(S1)包括第一交叠区域(A1)和第一非交叠区域(C1)，第二芯片(102)的有源面(S2)包括第二交叠区域(A2)和第二非交叠区域(C2)； + p2 a" V% e! l
第一交叠区域(A1)与第二交叠区域(A2)交叠，第一交叠区域(A1)和第二交叠区域(A2)连接； 4 Q( V; J3 O2 m N0 f1 h- X; ?! d
第一非交叠区域(C1)与第二走线结构(20)连接；
! H( C) I# n( T# [, I第二非交叠区域(C2)与第一走线结构(10)连接。
: A: K) o" \+ i* ?在华为2021年年报发布会上，华为轮值董事长郭平表示，未来华为可能会采用多核结构的芯片设计方案，以提升芯片性能。同时，采用面积换性能，用堆叠换性能，使得不那么先进的工艺也能持续让华为在未来的产品里面，能够具有竞争力。 事实上，华为的混合 3D 堆叠方式可以说比其他公司传统的 2.5D 和 3D 封装技术更通用。例如，很难将两个或三个耗电且热的逻辑裸片堆叠在一起，因为冷却这样的堆栈将非常复杂（这最终可能意味着对时钟和性能的妥协）。华为的方法增加了堆栈的表面尺寸，从而简化了冷却。同时，堆栈仍然小于 2.5D 封装，这对于智能手机、笔记本电脑或平板电脑等移动应用程序很重要。 而随着2.5D/3D IC设计的新技术带来新的挑战，从设计到测试，这其中也会面临很多挑战，最根本的挑战来自于应用工具数据库的转变，那面对此种情况我们该如何更好的应对呢？6月30日晚20:00，西门子EDA&电巢直播，将从封装技术的发展、3D异构 IC的介绍及技术挑战、Siemens EDA的全面技术解决方案等方面，在电巢直播间为您一一解答！
. w5 C1 g3 L( H. B0 D. x3 d9 l: |- n' Z
5 _! H" S: |5 x) ?6 F- b
《芯片从设计到测试，如何应对2.5D/3D验证的挑战》 ＋ 1、直播内容简介
) w( x2 I% q) A5 s
) f! a# w7 q8 \0 p封装技术的发展 3D异构 IC的介绍及技术挑战 Siemens EDA的全面技术解决方案
D! ^6 r' W( N) ?. ?! ~9 ]＋ 2、讲师介绍
: Y) v( i5 _2 [# u) _: N' P
) @$ f6 c( ~; q/ B) W% i荣庆安老师 原华为器件可靠性技术首席专家EDA365论坛特邀版主
. R" {) {3 O) y原华为器件可靠性技术首席专家、器件工程专家组主任、器件归一化工作奠基人。20多年交换机、路由器、传输、基站等产品器件工程设计。主持多项重大失效问题攻关，完成了逻辑、储存、光器件等领域器件优选库建设。参与中国器件标准工作，国内外发表论文4篇，获器件相关6项发明专利。
8 y$ h7 j3 n5 M5 U& i. E% q; m
张凌云 应用工程师经理
' b8 G+ v( g2 I. X. h4 f' l% P# n2006年加入西门子EDA（原mentor），负责先进验证技术的应用推广和咨询服务。在从业集成电路设计和验证的二十多年里，设计或支持了从180nm到5nm的大量芯片，为芯片的成功流片提供了专业的咨询服务和技术支持，在超大规模集成电路的设计、仿真、物理验证以及可靠性验证等方面积累了丰富的经验。在加入西门子EDA之前，他专业于集成电路混合信号设计与仿真，精通模拟电路设计、数/模混合电路的设计与仿真，版图物理设计及验证整个流程。
# V. Q' D+ o3 u3 u& o. f闵潇文 应用工程师 6 e+ e3 l. _# ` J( f* E7 @1 F
毕业于荷兰埃因霍芬理工大学，取得混合信号微电子工学硕士学位。2018年加入Siemens EDA，成为电子板级系统部门的应用工程师。在PCB设计、封装、SI/PI仿真方面拥有丰富的经验，专注于负责亚太区大客户的先进技术导入。
3 |" n L) x9 n. J6 T* d$ I＋ 3、直播要点
; a6 Q: F) H" n" U- @: X6 i
* X4 n6 U8 E' l* ?9 P随着2.5D/3D IC设计的新技术带来新的挑战，公司和设计团队都必须面对并加以克服。这些挑战包含验证及确认、以制造为主的实作及多基板/device架构。多晶粒(multi-die) 3D IC封装成为形成产品差异化与竞争力的重要体现。 5 O& I/ G! |/ x1 Y9 j5 d. }
而机遇往往与挑战相伴，在3D IC封装需求日渐迅猛的当下，面临的挑战自然也是一重又一重，其中最根本的挑战来自于应用工具数据库的转变。芯片通用的GDS格式与PCB使用的gerber格式有着根本上的差别，需要重新整合解决方案，以满足先进封装要求。此外，规模增长带来的复杂性也是需要重点关注的问题。在做2.5D/3D IC时，面对日益庞大的系统，需要考虑能否承担并验证。 ! N6 G) ]% Y1 A) Q' ]& |% h0 t# \6 e) L
# Z/ m$ ]& q6 g% K, t＋ 4、适合对象 - T' D' m2 [! s2 [ \5 m0 }* S
. b9 v9 K+ J: H H. i3D IC设计工程师 3D IC仿真验证工程师 关注3D IC的工程师
8 D% }$ w' `0 A9 q
" f: U9 x( t4 ^# A4 k# e0 E7 s& W; q
" l7 A/ t1 j- M( ^6 L' k. p
4 R3 a3 q o7 h% ?5 u; I* Q* m* F; t0 B% h |# ]3 J9 _
扫码添加陆妹微信 即可获取直播入口
h6 W# t, n" G! P- v- ^+ H5 i5 ?- T! ]6 W
% q& d. j C2 h" Q6 ^1 r7 _
) @& e/ v3 l: {1 ?' S
0 d) M# w5 r/ a! M; n+ d
分享直播间可以获得威望、积分、巢币* i) g1 u+ L8 N7 E' t" o5 H
V e3 h( x3 V% j% Z*实物大奖——苹果数据线、指甲套装、超大鼠标垫、运动耳机、运动水杯、蓝牙鼠标、小鼠标垫 、恒温杯、饭盒、雨伞、小米蓝牙音箱、相框、充电宝、U型枕、键鼠套装、安卓数据线、电动牙刷、餐具套装 等
# V. F; a' q7 R( E3 J. W
* `1 k' u0 h8 X, \0 Z | 
/1 
发表于 2022-6-27 15:56
收藏
淘帖
支持！
反对！
发表于 2022-7-4 06:18