cadence allegro 进行rename时出现问题，请高手解决

builddream

我的版本allegro PCB design GXL 16.3 p006（v16-3-85F）
; P* q. }6 P5 W5 H4 M画完PCB在logic菜单下进行auto rename refdes后所有的元器件以REF为前缀，不知道怎么回事，请高手指导，附图如下：
: e; z2 b; ]1 K, {6 P4 J/ }1 I问题：

4 [8 M2 ~+ [/ K2 ?+ b% G  `6 l4 [8 b设置：
* K' \5 l% Z- O! K
rename设置：

P.S.我上一块板子重命名没有这问题。

builddream

哈哈  是选项没勾 我疏忽了！

apricot

怎样设置rename  ，帮忙说的详细点~谢谢