|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
芯片失效分析7 A1 S' S$ J1 Y# K+ a+ Y
2022-8-15 09:20 · 来自北京/ y: a1 V; w" c
失效分析 赵工 半导体工程师 2022-08-15 09:13 发表于北京
' p" `/ g2 U' q0 U3 p: I美国商务部周五发布一项临时最终规定,对设计GAAFET(全栅场效应晶体管)结构集成电路所必须的ECAD(EDA)软件;两种超宽带隙半导体衬底:金刚石和氧化镓;燃气涡轮发动机使用的压力增益燃烧(PGC)等四项技术实施新的出口管制。并称这些技术对其国家安全至关重要。生效日期为 2022 年 8 月 15 日。 V* f# l9 T* v, {0 F5 z: ?5 T9 b% ^
GAAFET晶体管技术是相对于FinFET晶体管更先进的技术,FinFET技术最多能做到3nm,而GAAFET可以实现3nm及以下制程。氧化镓(Ga2O3)、金刚石则是被普遍关注的第四代半导体材料。- C; G: D& [# l0 f2 d
此次对GAAFET EDA软件的管制可以认为是对3nm以下制程所用EDA工具软件的管制。9 R) _, {* P g* l
这四项技术是 42 个参与国在2021年12月会议上达成共识控制的项目之一。美国的出口管制涵盖了比国际协议更广泛的技术,包括用于生产半导体的额外设备、软件和技术。
5 |' t3 S6 q. ~* ~美国商务部表示,此举涵盖的“新兴和基础技术”包括氧化镓和金刚石,因为“使用这些材料的设备显着增加了军事潜力”。
! C2 z1 z, T/ D) ^另外,美国商务部工业和安全部副部长Alan Estevez表示:“允许半导体和发动机等技术更快、更高效、更长时间和更恶劣条件下运行的技术进步可能会改变商业和军事领域的游戏规则。”
( X0 m) F, ]+ }/ F$ ~6 F7 n4 I K新闻内容解读' y5 n! g8 v# ~# p5 S8 L
以下是四项被禁技术的进一步解释:
& r m& a! h- d2 k5 S/ p% ^4 q氧化镓和金刚石是允许半导体使用它们的材料在更恶劣的条件下工作,例如在更高的电压或更高的条件下工作温度。使用这些材料的设备显着增加了军用潜力。
2 D9 a) Z/ H. M- J' M5 XECAD 是一类软件工具(更多的被称为EDA软件),用于设计、分析、优化和验证集成电路或印刷电路板的性能。电子计算机辅助设计软件被用于军事和航空航天防御的各种应用中用于设计复杂集成电路的行业。GAAFET技术方法是扩展到 3 纳米及以下技术节点的关键。GAAFET技术实现更快、更节能、更耐辐射的集成电路,推进许多商业和军事应用,包括国防和通信卫星。由于现代半导体芯片可以包含数十亿个组件,因此 EDA 工具对其设计至关重要;
' z0 N: T* w+ v) W3 Y; q0 [/ CPGC 技术在陆地和航空航天应用方面具有广泛的潜力,包括火箭和高超音速系统。BIS 增加了对开发和未在美国军需品清单上描述的燃烧器的生产技术。
/ c/ T7 A" X6 y; k/ w. b4项技术中比较惹人注目的是其中“特别针对GAAFET晶体管结构的ECAD软件”。BIS发布新闻稿中明确提到,ECAD是用于设计、分析、优化和验证集成电路或印刷电路板性能的软件工具;而GAAFET技术则是未来半导体尖端制造工艺向3nm及更先进节点迈进的基础。这里的ECAD基本可以窄化为我们常说的EDA工具。
3 t, j8 X2 y1 q; \3 c但单纯将这一事件解读为“断供EDA”,甚至将范围指向全部EDA工具是片面、错误的。' W! f7 R$ }2 J
GAAFET技术对未来的重要性
) c0 O9 F3 x5 J; g9 h) g# T晶体管结构随着半导体制造工艺的进步,也经过了多次迭代。20nm工艺以前,平面结构的Planar FET晶体管占据半导体制造技术的主流。但节点发展到20nm工艺之际,因为晶体管越来越小,短沟道效应开始凸显,也就无法进行有效的静电控制。
! e9 w# a2 v3 x; I来源:Lam Research1 t; f4 L. A4 `- ?( r: I# D/ l
所以FinFET结构晶体管出现了,“Fin”(鳍)伸了出来,如上图所示。这种结构有效增大了沟道接触面积。只要把Fin做得更高,就能达成更宽的有效宽度来提升输出电流。
) n0 M" m8 K8 B% V: ?但在时代进入到3nm节点前后,FinFET结构也开始暴露出问题。首先是随着gate length的进一步变短,FinFET结构也很难再提供有效的静电控制。与此同时,要把单元(cell)结构进一步缩小,Fin的数量也要减,问题就变得更大了。; \! L- |& y. v1 D/ R
说到底都是在晶体管持续变小的过程里,性能越来越难以保证。于是GAAFET结构出现:相当于把原来FinFET的Fin水平横置出来,以前叫做Fin,掉个方向就叫nanosheet(所以GAAFET也叫nanosheet FET)。由于nanosheet被gate(栅极)四面环抱,所以就叫gate-all-around FET(GAAFET),接触面积自然也就更大了。& I$ _; s( L. ?& f/ }
来源:三星 via WikiChip
0 X5 p8 i2 S3 V7 r因此,可以说,GAAFET代表了半导体的未来。
2 f1 s3 b* R8 g0 D& f0 r. s# Q Q8 Q对中国芯片产业的后续影响! X2 Z/ X5 [& f& [
本次主要针对GAAFET晶体管的EDA工具做出出口限制,对中国和更多国家地区会有什么样的影响,哪些芯片会受到影响呢?9 P" j8 \( M: L
对于芯片设计企业而言,如果要用上GAAFET晶体管,自然也就需要对应的EDA工具来协助芯片设计——毕竟晶体管都那么小了,总不至于每个晶体管、布局布线都手动完成吧。而EDA技术的核心暂时掌握在美国的几个主要企业(Synopsys、cadence、西门子EDA)手里。
& m/ f3 P' d+ H# L8 ?台积电、三星之类的foundry厂自然也会第一时间与美国的三大家EDA企业联手,面向芯片设计客户推EDA工具。过去一年我们就听到了不少类似的新闻。# c$ e0 r, T, `: Y
那么美国商务部BIS宣布对这一类EDA工具做出口限制,自然对于其他国家需要用到GAAFET晶体管来实施芯片方案的芯片设计企业,造成了很大的影响。那么近未来究竟哪些芯片会率先应用GAAFET结构的晶体管呢?
4 }7 b3 w, E8 V0 ~通常尖端制造工艺的成本非常高,所以需要巨大的量来摊薄制造和设计成本。像台积电这样的企业,2022年的CapEx成本投入预计就要达到440亿美元——而且其2nm GAAFET工艺在这其中暂时还只占到很小一部分,未来几年GAAFET晶体管制造技术的持续投入只会让这个数字更夸张。
! _* [) b' W* F- c {所以短期内用得起GAAFET晶体管的只会是那些量非常大的芯片,比如说PC与手机的CPU、数据中心的GPU和AI芯片、还有受众与应用范围很广的FPGA大芯片。实际上,我们认为先期GAAFET刚刚大规模量产之际,汽车大芯片都暂时不大可能应用这种先进的晶体管,而至少需要等成本的下降。& ^' H" }. f6 Y2 Z- J3 O/ ^. M a
现阶段有能力造GAAFET晶体管的foundry厂暂时就只有三星、台积电和Intel。有关三星3nm GAAFET工艺技术,我们此前做过多次分析。预计三星的这一代工艺在性能表现上不会比台积电3nm FinFET工艺强。$ }! C4 s" k: @+ a# V2 g
那么实则就短期来看(或者至少2026年以前),美国商务部BIS的这项暂行规定暂时不会表现出多大的威力。但基于芯片设计12-18个月的周期,未来1-2年内该出口限制规定就会事实上造成持续的影响。
& j+ n' s. x/ `0 W- e+ E; s在国际局势和大环境如此多变的现实世界里,这项新规至少造成了行业更大的不确定性。4 T! j/ e. V$ n- s: S' N- t2 q
来源:是说芯语2 e! Q* S! S6 f+ h" P) w# i) U
#芯片# #半导体# #工程师#& y% f5 L2 J9 ?$ u6 p
) g1 u: j* m/ K1 H: S
|
“来自电巢APP”
|