|
在JTAG debug中debugging tools通过 CoreSight 的register进行设置来trigger 各种控制事件- H& I) E% F4 T. O) q ^2 {
2 P4 z# G# }& Q$ x( v
具体关于让A7 CPU停下来,进入debug mode, debugging tools 需要设置CoreSight 的 Embedded Cross Trigger (ETC) 相关的register
! Z* D% p0 g; S
8 U+ \2 Y1 Q$ R) U可以设置 Debug Status and Control Register中 DBGDSCR.InstrCompl_l 的这个bit 为 1 来让CPU 进入 halt debug mode,6 {# v+ F( v, O1 B
" z/ T$ W: L( g硬件方面 会通过 Cross Trigger Interface 触发DBGTRIGGER 信号,让CPU halt
/ b8 h, U0 D+ B2 O! w( ]: O. w: b |
|