本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 如果hole重叠如何设置drc不检查的？
返回列表 发新帖
查看: 369|回复: 1
打印 上一主题 下一主题

如果hole重叠如何设置drc不检查的？

[复制链接]
mengzhuhao
  • TA的每日心情
    擦汗
    2020-1-14 15:59

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2022-9-1 10:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    在reuse模块的时候发现有hole重叠的drc报错% l- Y) G+ v3 I& A
    但是被reuse的模块没有提示这种drc错误
    ' L9 c8 K( g- Q+ Z4 C; V$ Q, L
    7 g- u( V) l' n0 r0 }( q7 F这是怎么个回事？检查了被reuse的电路，hole的属性里面貌似也没看到有啥特性配置的
    / v: B$ Z/ X+ y2 R( p0 b1 u6 r" d  q  L4 B- m3 Q

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    mengzhuhao
  • TA的每日心情
    擦汗
    2020-1-14 15:59

    • 签到天数: 1 天

    [LV.1]初来乍到
    2#
     楼主| 发表于 2022-9-1 10:41 | 只看该作者
    如果指定某些hole不做drc检查呢？如何配置 针对特定的重叠封装通孔

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-18 23:53 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表