请教叠层，急急急！

静音

请教一下：如果叠层不合适，会引起达不到阻抗要求之外。还会有什么影响呢？
另外：请帮忙查看以下叠层，这样会引起什么样的影响呢？
! V, Z; d6 ]3 h

hcf830716

信号完整性，EMC

tjukb

这个叠层比较常见，没啥大的影响，利用polar计算阻抗的时候选好阻抗模型就行。
不清楚你想在这样的叠层上干啥，如果频率较高，密度较大的话，在成本能接受的前提下，
还是建议多加两层“电源”和“地”，否则对布局布线的要求高一些，要做好心里准备。

另外，给你一个参考文档pdf，以后会用得到，你的这个叠层在这个里面属于 “8A”。
  q0 g& h% ~6 Z/ q+ z0 J

tjukb

所谓的要求高，就是2楼所说的EMC，SI，串扰，布局，电源分布等问题。这个是需要一定的经验的。

静音

tjukb 发表于 2011-12-7 08:38
所谓的要求高，就是2楼所说的EMC，SI，串扰，布局，电源分布等问题。这个是需要一定的经验的。

3 N7 ^1 b0 O, Q& i你好，谢谢答复。
这是我拿到的一个公版的参考。
0 s; h/ e0 c/ k  L但是我觉得叠层有点不理解，搞不通top与bot的参考平面？

tjukb

top 和 bot的参考分别是L3，L6啊。
( e: D& i4 v! h+ L# i所有信号层的参考都是这两层，所以有些少。
弱弱请教一下：公版是啥意思，黑话？

静音

tjukb 发表于 2011-12-7 08:53
top 和 bot的参考分别是L3，L6啊。
* @8 E5 F# T- I- z, J所有信号层的参考都是这两层，所以有些少。
弱弱请教一下：公版是啥意 ...

/ Z2 v: c3 T$ O& S! u/ _% m0 W+ u! w哦，那这样回流路径岂不是都很长，阻抗也不好控制？
' D" N2 _. D1 w, ?5 A# J
呵呵公版应该就是芯片厂提供的参考版的意思吧。

6 z! k' ]" d0 o3 `这个板子里面打的都是盲埋孔，我又是初学者，看到这样的叠层，觉得有点难度。
/ b) W/ E, V! m/ |& y. N9 _

tjukb

信号就近处有回流路径当然最好，对于8A的叠层虽然有些远，也不是没有办法，例如采用共面（就是在信号层空白处进行铺地）。
) m7 u' \, x& F/ k/ ~好多东西不是一成不变，可以适当变通呀，别太死。

静音

tjukb 发表于 2011-12-7 09:11
信号就近处有回流路径当然最好，对于8A的叠层虽然有些远，也不是没有办法，例如采用共面（就是在信号层空白 ...

哦，谢谢。
" w- e6 ~! I2 g' P4 s( w你说的共面处理是每个信号层的空白处都铺地吗？
$ T/ p& m% X, G% i' I) h9 A6 u/ d/ \比如说第5层参考平面是第六层power，这种情况是不是就不能再铺地了呢？
2 z( u* _" m7 n$ H6 l% n. l因为它是参考第六层电源的，如果我铺地，是不是参考平面就变了呢？

tjukb

比如说第5层参考平面是第六层power，这种情况是不是就不能再铺地了呢？
--任何信号层根据需要都可以铺铜的，参考平面也可以是多个。

WZS_PCB

这种stackup的，表层都是少走线或者不走线的，并且表层几乎不走阻抗控制线，因为用了盲埋孔，主要在L2，L7走阻抗控制线，参考L3，L6。表层如果想要参考L3，L6，可以在相应信号的正下方，挖空L2，L7（可以做到很高的阻抗），个人见解，欢迎指导~~

ngclj

这样叠层的话你的top层不能走太高速的信号，因为top层没有直接和电源地层相邻，信号的回流路径会比较长。如果你的power层不是完整的一个电源而是被分割的话那么以它为参考的信号层也最好不要走高速信号，原因相同。