找回密码
 注册
关于网站域名变更的通知
查看: 3197|回复: 0
打印 上一主题 下一主题

用LOGIC打开ORCAD原理图同步到PCB时出现的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-12-27 15:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
今天用orcad画好原理图后,导出pads_LAYOUT 网表文件ASC.  用LAYOUT导入网表文件后保存为:1.PCB  ; Y' C3 D% O0 d$ A$ P

8 c& C6 I+ n; f! m然后再用LOGIC  导入画好的DSN文件.  点ECO TO PCB同步到现理图上,这时再把PCB文件另存为: 2.PCB 5 J: p2 T0 B7 |7 `6 i6 f6 v% K

1 f$ F; S) ~( ~: p0 @+ f对比两个PCB文件Compare/ECO  
6 `$ c4 J$ [+ y; V  L. C6 _0 f9 b* K
*PADS-ECO-V9.1-METRIC*
1 j  d7 _) a* l9 z3 K, f; ]5 O*REMARK*  old file: C:\PADS Projects\ecogtmp0.asc2 {" p4 b( T0 F
*REMARK*  new file: C:\PADS Projects\ecogtmp1.asc
& _6 Y1 h- D6 g*REMARK*  created by ECOGEN (Version 6.4v) on 2011-12-27 15:40:31
( Y1 J! H; l, j+ r' c9 c  V# @% T! P& J
PART DIFFERENCES0 ]6 R. e8 B9 j
----------------
4 R1 X- \% s2 x- @( ^( d9 Q) kOLD DESIGN                                        NEW DESIGN6 |/ ]! `% I6 {/ A% a
Ref-des        Part-typeecal                           Ref-des        Part-typeecal
" B' S; A- B6 e  b+ U; k$ N$ O2 }9 P7 F1 O3 A5 q% k1 ?
NET DIFFERENCES
: q$ T- e, I$ y- ~: N$ k5 M----------------3 c  R" B# j3 ~8 b) P
OLD DESIGN                                        NEW DESIGN
/ ^: m* ]+ h3 L6 w$ b5 bAB0_DDR3                                          AB0_DDR21 V! y  [' F! v
AB10_DDR3                                         AB10_DDR2) \, x, R* N$ p* c0 l+ |  o. d
AB11_DDR3                                         AB11_DDR2
) \( W: W' Y$ f3 y% EAB12_DDR3                                         AB12_DDR21 E( z) G; j  b$ t3 K( }; e
AB1_DDR3                                          AB1_DDR2% t+ K* p  |% M" a5 o8 n& B; Z
AB2_DDR3                                          AB2_DDR2
; M  }. W# B" q$ H! W: f8 U" u3 oAB3_DDR3                                          AB3_DDR25 V& n; h& Z4 M2 N1 f* i
AB4_DDR3                                          AB4_DDR2/ |) h" u% d; q) n
AB5_DDR3                                          AB5_DDR2
9 ~2 z5 g, q/ H$ A) w% B5 LAB6_DDR3                                          AB6_DDR2
" Q+ }6 A$ ^' e1 sAB7_DDR3                                          AB7_DDR21 y9 j& o( V; L7 ]% g" q/ J
AB8_DDR3                                          AB8_DDR2
' y2 c+ Q  H3 M1 fAB9_DDR3                                          AB9_DDR2" c; s0 O8 h7 V6 C0 k
; V2 p8 S! L9 q! @1 m. a7 [9 @
SWAPPED GATE DIFFERENCES6 a  p$ a& T! n+ [5 f& v
------------------------
" D9 A2 |5 _9 W/ e0 YOLD DESIGN                                        NEW DESIGN4 O; \' l, J: k! \- X- d: i8 A1 D

/ Y1 ]! X" x0 I) p/ \' I( z$ bSWAPPED PIN DIFFERENCES; X! w, z& x9 w- e6 z
------------------------
: w9 O! r0 {  u5 tOLD DESIGN                                        NEW DESIGN
& N& ~( e0 g6 s- Z, Z; n
, D" T% A/ P# f0 `3 B: y% u" D" g9 A
8 Y) W. E8 ]4 l) y2 iUNMATCHED NET PINS IN OLD DESIGN# T+ T% S; P( c- M( \
--------------------------------- ?- N: H5 [! S7 \
2 C' H$ W& r+ W( u7 f: L
UNMATCHED NET PINS IN NEW DESIGN, U! B* _% Z6 K. Z- U3 s
--------------------------------' c" K; w! z/ l8 E
AB0_DDR2            RN1.1       
. x( i, O3 \0 rAB10_DDR2           RN3.3        6 W( F8 P( _3 V, p- j" F2 E
AB11_DDR2           RN3.4        % n% P9 q+ ?: D
AB12_DDR2           R16.1        . h5 G. p# `' d$ A
AB1_DDR2            RN1.2       
9 q4 `3 Z% ^# ?AB2_DDR2            RN1.3       
1 s# J* d  f) z% s* |AB3_DDR2            RN1.4          Y4 F" j0 p$ K3 K7 ^7 o
AB4_DDR2            RN2.1       
1 c9 m9 z# }9 R( h6 p; dAB5_DDR2            RN2.2       
0 I4 [* d  i! C. R. f7 `AB6_DDR2            RN2.3        2 p1 h. |$ h* l8 @  D& U
AB7_DDR2            RN2.4       
7 h5 u& @' j; f5 xAB8_DDR2            RN3.1        - u; I! k' k5 \. R
AB9_DDR2            RN3.2       
) P8 y) N# o2 B" l3 [% m  R  C4 L
! d% U# `0 a# t8 d; ?$ bATTRIBUTE DIFFERENCES
! j; h, H* ?; G0 O3 J---------------------
% H0 L4 d5 u) G0 r- PAttribute Level        [ OLD DESIGN Parent -> NEW DESIGN Parent ]
$ A' {* G0 P2 S& O& B  x$ u3 i5 g) Z( o! I
          Attribute Name           Old Value                New Value
6 J: L% v) [' G) M! B/ ]
  b* Y! Y( g5 _: {+ F3 R; i; ]8 O4 V" w

, U2 u2 u; q7 k5 a: |) b2 O注意到没有, PCB网络以发生变化,4 U: F8 U& m% A% b' H+ @; s) v& w
2 e8 Q2 P) x; c* n6 p1 T
由于pads logic不允许同一网络有多个网络名,而orcad caprute cis 允许同一网络有多个别名,故pads logci在打开dsn文件时对其网络名的识别会有问题。他会将 同一张sheet中 连接在一起的多个网络别名只用其中一种来表示,其余别名全部丢失。如果其他sheet页中还有该网络,那一页的网络名将是这些网络别名中的另一个。而在由dsn打开的logic文件中,这些幸存的网络别名间竟不是同一个网络(因为人家是以 名称 识别的),与layout对应时所有网络别名中也只有1个可以与layout中的网络名对应,其余全部丢失。不过由于是从orcad直接生成网表画出pcb,这些网络别名在pcb上实际是连在一起的,即pcb不会有问题。1 E7 [( l2 r( {  E' U$ O
知道这些后,可以放心,orcad + pads layout不会出问题。pads logic最多只能用来参考,logic 与layout相映射方便大部分对应查阅功能,但不能百分百信赖之。比如上面的多网络别名的情况。
- z) V' U; {" B4 [% {1 d
( B/ |3 ], o3 H1 [& c0 m! f) W4 ^0 y) X0 W3 X# R
- n! V0 k, Q5 Q3 S2 A
想用LOGIC同步PCB的朋友使用该功能要注意了哦, 最好同步前将文件跟之前ORCAD网表文件对比下.确认设计的完整性.- z8 t9 Q7 g( U7 P, K- o

8 B& }; n6 E0 O( X( m  T4 a; J; v! O
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-12 10:20 , Processed in 0.078125 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表