关于加密HSPICE差分模型包装到Macromodel模型用于Allegro SI 仿真

davidwangwf · 发表于 2012-1-13 17:02

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

向大家请教几个问题，还望各位不吝赐教：
1、(MacroModel
  (Parameters
(Buffers                   ; See Buffers below
   ("BUFF1" "main_buff")    ; <buffer name> <buffer model name>
这个BUFF的模型具体作用是什么？？应该是哪个Buffer
2、HSPICE子电路是一个差分模型，但是当我做完后出现的是一个单端的，我完全是按照模板写的，在MI中（MacroType DiffIO）是黑色的，跟这个有关么？？
3、模型中的Ramp部分是测出来的还是设定的？？？
谢谢

davidwangwf · 发表于 2012-1-13 17:17

还有一个：
关于第二个问题是不是给第一个问题中的BUFF值的设置有关？？？

shark4685 · 发表于 2012-1-13 17:26

把模型发上来，做个简单的说明！帮你看看！

davidwangwf · 发表于 2012-1-13 18:09

shark4685 发表于 2012-1-13 17:26 8 z4 p0 ]& Y5 f1 e$ D
把模型发上来，做个简单的说明！帮你看看！

公司里的东西发布出去我把我写的那部分给你粘上来看看
("macromodel_mipi.dml"
(IbisIOCell
  (mipi
(MacroModel
(MacroType DiffIO )
(NumberOfTerminals 8 )
(Language hspice )
(Parameters
   (Buffers
   (BUFF CDSDefaultOutput ) ) )
(SubCircuits "
.options search='D:\\1810\\Model\\TSMC40LP_DPHY_HS_TX_TB'
.subckt MIPI 1 2 3 4 5 6 7 8 BUFF=CDSDefaultOutput
xdphyhstx 7 6 3 dn dp 1 4 hstx_sim
xpackage 8 2 7 dn dp dphy_package
.ends mipi
   " ) )
(Model
(ModelType Output ) )
(PullUp
(ReferenceVoltage
   (maximum 1.1 )
   (minimum 1.1 )
   (typical 1.1 ) ) )
(PullDown
(ReferenceVoltage
   (maximum 0 )
   (minimum 0 )
   (typical 0 ) ) )
(GroundClamp
(ReferenceVoltage
   (maximum 0 )
   (minimum 0 )
   (typical 0 ) ) )
(PowerClamp
(ReferenceVoltage
   (maximum 2.5 )
   (minimum 2.5 )
   (typical 2.5 ) ) )
(Ramp
(Fall
   (maximum
   (dt 5e-011 )
   (dV 0.36 ) )
   (minimum
   (dt 7e-011 )
   (dV 0.24 ) )
   (typical
   (dt 6e-011 )
   (dV 0.3 ) ) )
(Rise
   (maximum
   (dt 5e-011 )
   (dV 0.36 ) )
   (minimum
   (dt 7e-011 )
   (dV 0.24 ) )
   (typical
   (dt 6e-011 )
   (dV 0.3 ) ) ) )
(DelayMeasurementFixture
(V 0 )
(R 500.000000 )
(C 0 ) )
(DifferentialDelayFixture
(DifferentialFixtureModel DEFAULT_CAPACITOR_1pF_2_1 )
(Threshold
   (minimum 0 )
   (typical 0 )
   (maximum 0 ) ) ) ) )
(PackagedDevice
  (mipi_Device
(EstimatedPinParasitics
(R
   (typical 0.3 )
   (minimum 0.3 )
   (maximum 0.3 ) )
(L
   (typical 5e-9 )
   (minimum 5e-9 )
   (maximum 5e-9 ) )
(C
   (typical 6e-013 )
   (minimum 6e-013 )
   (maximum 6e-013 ) ) )
(IbisPinMap
(2
   (signal TXP )
   (signal_model mipi )
   (WireNumber 1 )  )
(1
   (signal TXM )
   (signal_model mipi )
   (WireNumber 1 )
   (bus pwrbus ) ) )
(DiffPair
(2
   (InversePin 1 )
   (LogicThresholds
   (Output
   (High
      (minimum 0.2 )
      (typical 0.2 )
      (maximum 0.2 ) )
   (Low
      (minimum -0.2 )
      (typical -0.2 )
      (maximum -0.2 ) ) ) )
   (DifferentialBufferDelay
   (DifferentialDelayFixture
   (DifferentialFixtureModel "DEFAULT_CAPACITOR_2.2e+07pF_2_1" )
   (Threshold
      (minimum 0V )
      (typical 0V )
      (maximum 0V ) ) ) ) ) ) ) )
(LibraryVersion 136.2 ) )

davidwangwf · 发表于 2012-1-13 18:10

shark4685 发表于 2012-1-13 17:26
" x" D/ U9 }/ W9 ?* z: \/ X2 }把模型发上来，做个简单的说明！帮你看看！

静候佳音谢谢

yuxuan51 · 发表于 2012-1-13 18:33

本帖最后由 yuxuan51 于 2012-1-13 18:35 编辑

davidwangwf 发表于 2012-1-13 18:10
1 J) m; z7 C8 d+ M" K静候佳音谢谢

我表示鲨鱼看了你这段dml语法他肯定会觉得头晕，哈哈{:soso_e113:}

话说。。。什么是MacroModel模型，从未听说过。。孤陋寡闻了

估计鲨鱼想让你传的是加密的hspice模型和.sp示例网表

很好奇hspice为啥不用，非要整到allegro里折腾，最后一样要调用hspice仿真引擎啊

davidwangwf · 发表于 2012-1-13 20:32

yuxuan51 发表于 2012-1-13 18:33 ! B4 ~2 h, \% n c N
我表示鲨鱼看了你这段dml语法他肯定会觉得头晕，哈哈
1 @& M8 x8 a6 B8 i& k6 f
. H ^9 i* L- B+ J( ~话说。。。什么是MacroModel模型 ...

公司里传不出去，，实习的生木有那权力···加密的HSPICE外部接口在上面的文档里有了，公司里的人像用这个做然后就让我看看怎么整···痛苦死我了···我也表示很悲催 ··· 话说我学SI三个月了现在还迷迷糊糊的 ··· 哎都怀疑着脑袋壳里填充的是啥了···

davidwangwf · 发表于 2012-1-13 20:33

yuxuan51 发表于 2012-1-13 18:33 & e1 M- T' q" G4 \9 e
我表示鲨鱼看了你这段dml语法他肯定会觉得头晕，哈哈
4 t# r+ U; J! ~5 M% C7 I# b+ F( v/ v$ ?# }
话说。。。什么是MacroModel模型 ...

其实就是吧HSPICE的子电路加到一个。dml文件中，最近这个一星期了还没搞明白···

yuxuan51 · 发表于 2012-1-13 21:00

本帖最后由 yuxuan51 于 2012-1-13 21:03 编辑

davidwangwf 发表于 2012-1-13 20:33
1 U: F: Z M5 i# R其实就是吧HSPICE的子电路加到一个。dml文件中，最近这个一星期了还没搞明白···

你可以把.SP网表贴上来先看看，看DML语法实在是烦，尤其讨厌candence把IBIS模型转成DML模型，转的时候还一堆warning和error

davidwangwf · 发表于 2012-1-13 21:24

yuxuan51 发表于 2012-1-13 21:00
& Q9 D' e& O. t( J7 t x- c' [你可以把.SP网表贴上来先看看，看DML语法实在是烦，尤其讨厌candence把IBIS模型转成DML模型，转的时候还 ...

呵呵是个加密的文件
他给出的接口就是 dphyhstx 7 6 3 dn dp 1 4 hstx_sim 这几个标号是我改的···明天到公司抱她原来的标号给你们看，他好像是吧两端的都写在了这个Hspice模型里但是我做完以后就只是一个单端激励··愁
主要就是下面这一部分
(MacroModel
(MacroType DiffIO )
(NumberOfTerminals 8 )
(Language hspice )
(Parameters
   (Buffers
   (BUFF CDSDefaultOutput ) ) )
(SubCircuits "
.options search='D:\\1810\\Model\\TSMC40LP_DPHY_HS_TX_TB'
.subckt MIPI 1 2 3 4 5 6 7 8 BUFF=CDSDefaultOutput
xdphyhstx 7 6 3 dn dp 1 4 hstx_sim $$ buffer模型子电路
xpackage 8 2 7 dn dp dphy_package       $$这个是封装模型子电路
.ends mipi
   " ) )

shark4685 · 发表于 2012-1-14 08:50

Happy new year to you.确实有点晕.把spice模型整到cadence里，随时会悲剧。

davidwangwf · 发表于 2012-1-14 09:51

shark4685 发表于 2012-1-14 08:50 2 U4 X2 ?* [$ r, u1 n/ _
Happy new year to you.确实有点晕.把spice模型整到cadence里，随时会悲剧。

The same 2 U,, 你有木有试过将差分激励放到用到这里面的？？

davidwangwf · 发表于 2012-2-6 10:41

各位圣手帮忙啊

帐号		自动登录	找回密码
密码			注册

[Hspice仿真] 关于加密HSPICE差分模型包装到Macromodel模型用于Allegro SI 仿真

EDA365欢迎您登录！

评分

浏览过的版块

推荐内容 /1