Cadence验证好的电路如何用于下次设计(硬件分论坛回复人不多)

狂羁青马

# b; s- @* i* N; B我使用cadence画的原理图，板子已经调试完了。
CPU一侧的DDR走线，以后再做板子就不想动了，这个怎么重复使用呢，怎么把CPU原理图和ddr原理图部分打包，PCB布局和走线也打包如果我再做板子，层数变了呢，走线还能直接用吗
不知道大公司是怎么重复利用这种验证好的部分
3 Z2 A, o# t, i2 t% E' K6 K

或者说我每次设计都在原来的原理图上面改，pcb也是在原来的基础导入，这样就不用动了，这样有什么不好么

huishowhui

sub draw 和模块克隆都可以呀。

狂羁青马

huishowhui 发表于 2022-11-19 11:14
- |" Q0 B' @4 y* s7 hsub draw 和模块克隆都可以呀。

module可以导入布线吗，板子层数变了呢怎么搞
我在想这种模块复用的方法，跟我直接原来的原理图和pcb基础上直接改，优点在哪里呢，在于规范化吗
5 s  N" r. F; e2 S6 i' ?  Z, r
% A9 y3 [3 q& v5 H/ y1 P* K

huishowhui

模块克隆可以导入布线，过孔和铺铜。如果层叠变了，会让你自己选对应层。(加层好办，减层就恼火了）
模块克隆其实跟原理图关系不大。如果原理图设计规范(位号有对应规范的话)，用模块克隆很方便。
我一个DCDC芯片就只利用5V的设计做模块，实际应用中3.3V,2.5V这些都用这个模块克隆，只需要在应用的时候简单对应一下FB电阻就好。其他软件会自动帮你匹配好的。