ALLEGRO DRC错误T/P，求指导

lili_qq

allegro DRC错误T/P，求指导

Class:           DRC ERROR CLASS
+ `3 S4 A* h; Y; f/ P; XSubclass:        BOTTOM
Origin xy:       (-19.8436 10.2296)
/ A$ ]: e; q4 I" \! `Constraint:      Via at SMD thru
- c- z  r+ d4 z- H0 }: e1 AConstraint Set:  NONE
9 Z8 R! s8 ]1 c8 P- EConstraint Type: DESIGN

Constraint value: FALSE
Actual value:     TRUE
) f  m: Q3 J- a2 f. N以上报错的DRC应该如何改？
% u1 x6 x$ M# H8 T4 F; M
2 Y. C( h) K3 F; M: Q! ^
1 p$ D8 e' N8 {: c! s
* z- R  J& K; ?2 m' U1 R4 f

jordanli22

如果不需要，忽略，或者关掉这个drc的检查，在cmgr  analyze analysis mode 下

名字好听吗

Constraint的工作原理是根据使用的限制函数不同，生成惩罚项，而这些惩罚项，相当于乘以给能量函数乘以一个权重因子，使得如果结构偏移了我们所限制的范围，那么它的能量将比在范围内的结构更高。
/ [2 ]: H$ `* u) s. Q; B在实际运算时，需要根据具体的限制参数对打分函数特别的项赋予对应的权重。

dragongfly

DRC检查就是检查设计是否满足所设置的规则。一个完整的PCB设计必须经过各项电气规则检查。常见的检查项包括间距、开路以及短路的检查，更加严格的还有差分对、阻抗线等检查。