本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 提取拓扑结构中耦合过孔提取出错
返回列表 发新帖
查看: 1120|回复: 1
打印 上一主题 下一主题

提取拓扑结构中耦合过孔提取出错

[复制链接]
davidwangwf

该用户从未签到
跳转到指定楼层
1#
发表于 2012-3-8 09:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
本帖最后由 davidwangwf 于 2012-3-12 16:46 编辑 ' c; P7 {6 y# f' P/ I0 [
; Z9 v3 S$ X$ @0 i( X: A
在从PCB板上提取带有耦合过孔的拓扑时出错：
- y: t4 _( n- s4 `ERRORS:5 r6 ^/ d' F" [$ Q& A8 U; y. V2 w# S
Field solution failed for VIA_COUPLED_0307_101
! y# y; S5 \( G7 a0 i1 t( N; GFSvia found error in Via model file(VIA_COUPLED_0307_101). e* m/ v7 V+ N
各位有没有遇到过？？有没有什么好的建议？？
  e) }9 G" m* L3 v9 J9 K1 r& Y& L! }9 U6 i% k, V, @% `# J6 x
大哥大姐 ， 可以指导一下怎样提取过孔的耦合模型否 ，感激不尽！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
davidwangwf

该用户从未签到
2#
 楼主| 发表于 2012-3-8 09:01 | 只看该作者
在线等···

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-2 11:50 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表