RK3399晶体设计要点

cailiu

对于封装电路PCB设计， 请注意1.csytal电路布局应尽可能 接近 RK3399时钟引脚
" i, D6 m6 B1 H) J2 A$ b[size=0.83em]2.使用 4 mils[size=0.83em] 走线并尽可能短[size=0.83em]，以减少走线的泥土电容并[size=0.83em]防止不需要的噪音
$ E. u( Q) J' J5 _" I3.不能在晶体电路上放置一个ny信号，以避免噪声耦合到晶体电路中
. y: k- L- Y$ V) ~+ Q/ J% ~4.与水晶在同一层上，应在其周围放置接地环。 接地环连接到相邻的接地层通过 过孔隔离噪声
5.晶体电路下方的相邻层需要完整的接地参考平面，避免被任何其他 信号TRACE分频，有助于隔离噪声并确保晶体稳定 工作
" [. z; x3 ]# C' w. c

fantasyqqq

晶体下要挖空