EMC设计建议

Cyberbot5

数字电路。处理数字电路的时候尤其要注意时钟信号和高速信号线，这些信号走线尽量短，且走线靠近地平面以保证辐射和串扰在可控范围内。对于这些信号，注意减少使用过孔、避免在PCB边缘走线或靠近连接器。这些信号也应远离电源平面，因为它们可能将噪声耦合到电源平面上去。/ W0 }. c& ~, U
. H4 M. x* N+ [' ?) B8 N3 b5 [& h' `$ M4 m
对于振荡器的处理，除了用GND隔离外。信号线注意不要平行或走在振荡器下方，与CLK信号保证有足够距离。振荡器与使用时钟的芯片尽量靠近。) K& f' A0 G- R# v1 W0 n# p" G
/ N1 P% l# q7 i: c; x/ ~( n$ k5 Y9 V2 e  m- e" B- a
注意回流总是沿着阻抗最低路径的。因此，负载回流的GND应与其信号路径尽量近，使电流回路面积最小。  P2 ?  \+ e& K- X! z& G
, w6 L8 u, k1 H/ |0 w
差分对之间P/N线相互靠近，这样可以有效地进行共模抑制。+ K1 c% r. |8 u; y% h' l4 q, ^
- u9 s7 F" }3 I; U: W. @7 k$ Q& O- v, F  }, l+ b
/ M0 A# s9 p) r8 `0 W7 `
时钟端接。时钟信号线注意阻抗匹配，否则会引起信号反射。如果不对反射信号进行处理，这些信号会被辐射出去。有多种有效的端接方式，包括源端端接、末端端接和AC端接等。

0 B( l# g9 }& C7 r2 H6 q6 B& j. @+ u3 [9 X$ d/ ~
模拟电路。模拟信号应远离高速跳变信号，通过GND将这些信号隔离。应用中常用低通滤波器滤除周边模拟信号的高频噪声。另外，模拟地和数字地应当分开。
% K3 o# m! s5 a- Q7 k! J( Y
6 I  T4 z. P+ x" t' k. @. @
$ v! D8 @5 b) `9 d- n5 H$ G去耦电容。电源上的任何噪声都有可能造成器件工作不正常，一般来说，耦合到电源上的是一些高频的杂讯，可以通过使用去耦电容滤除，去耦电容为高频杂讯提供电源到GND的低阻抗路径。信号回流路径构成电源到地的环状结构，将去耦电容尽量靠近IC管脚摆放，使得回流环面积最小。大面积的回流环路会增加辐射，成为潜在的EMC失效原因。  u# \6 c- {* Z; g: f1 R) [- m
! A# v# G% j, p" ^" W1 B
# z5 {/ J; L7 X
& }9 p- a3 v' @0 [. A理论上，电容的电抗值随着频率的上升逐渐接近于零，然而并不存在这样的理想情况，封装和引脚都会增加电容的等效电感值。同时使用多个低ESL电容有助于增强去耦效果。
0 ^: O2 J% C' }

) b+ B% l% p3 p  T( R* z$ o9 e+ b线缆。许多EMC问题是在高速信号通过电缆时，线缆充当天线造成的。理想情况下，电流从一端流入线缆，在另一端无衰减地流出。实际情况是寄生电容和电感的存在会造成辐射，产生EMI问题。通过双绞线抑制感应磁场，可以使耦合保持在低的水平。在使用带状线的时候，注意提供多个GND回路（多GND线）。对于高频信号，应在线缆两端都提供GND屏蔽线。