allegro16.3 如何在焊盘上打VIL（盲孔）不显示DRC错误

david.dan · 发表于 2012-3-15 11:11

您需要登录才可以下载或查看，没有帐号？注册

x

请教各位大虾,0.4mm BGA需要在焊盘上打盲孔，allegro16.3如何设置约束才能不显示VG错误，请各位大虾提示，
在线等~~~~

lljian · 发表于 2012-3-15 13:44

把设置改为0

david.dan · 发表于 2012-3-15 13:50

lljian 发表于 2012-3-15 13:44 5 Y2 t- x$ ?6 a2 c8 d; Y! D
把设置改为0

请问这个设置从哪里调出来呢？？
我一直都在 Setup->constrants->Same_net specing里面找问题

lljian · 发表于 2012-3-16 15:10

physical->set values

lgl2466 · 发表于 2012-3-16 15:50

学习了

mhb318 · 发表于 2012-3-17 15:19

学习了！！！！！！！！！！！！！

PADS海阔天空 · 发表于 2012-5-3 18:03

Thank you very much

kexipcb · 发表于 2012-5-3 18:44

www.szxsjpcb.com qq:975835643

procomm1722 · 发表于 2012-5-3 23:13

不對吧, 樓主問的是 16.3 , 回答的是V15.x 的Constraint 設定.
操作都不一樣.
應該是在 Constraints Manager 裡面的 Analyize / Analysis Mode / SMD mode 去啟動允許 via on SMD pad 的設定

帐号		自动登录	找回密码
密码			注册

推荐内容 /1