EMC设计问题必看解答

MAX_zuo

1、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？
  C1 b  G" L' A- L6 ]0 e答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置， PCB迭层的安排， 重要联机的走法， 器件的选择等， 如果这些没有事前有较佳的安排， 事后解决则会事倍功半， 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器， 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射， 器件所推的信号之斜率(slew rate)尽量小以减低高频成分， 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外， 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后， 适当的选择PCB与外壳的接地点(chassis ground)。

2、PCB设计时，怎样通过安排迭层来减少EMI问题？
5 P1 @' C4 S7 P! e6 R
答：首先，EMI要从系统考虑，单凭PCB无法解决问题。层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。

3、PCB设计时，为何要铺铜？

  d1 K4 g8 W6 a9 N7 X5 c' H! L: z& z答：一般铺铜有几个方面原因：
- g" R4 u, I' T$ n: S" l
4 m' }4 W5 k! b①EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。8 j0 d3 f3 ]7 K* m/ k' \
②PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。
③信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。
, V$ f5 X* R4 l2 p: X$ Z! ?当然还有散热，特殊器件安装要求铺铜等等原因。
( K! Y! j* i$ m9 C* k
+ }6 X0 {$ k; s) d; A4、安规问题：FCC、EMC的具体含义是什么？

答： FCC: federal communication commission 美国通信委员会；EMC: electro megnetic compatibility 电磁兼容。FCC是个标准组织，EMC是一个标准。标准颁布都有相应的原因，标准和测试方法。
  R  I6 r0 P4 M  q( m2 U
5、在做pcb板的时候，为了减小干扰，地线是否应该构成闭和形式？
' l6 l2 k. F8 d5 m
答：在做PCB板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不 应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。


& q8 {# Z, `! A% d4 J% t; ^' M! Y' f6、PCB设计中，如何避免串扰？2 k1 Z+ b$ ~% V7 l7 F7 a. c3 @
( \' P0 }( J7 s2 o( T( L8 `- d$ G% ?7 e- E( U
7 Q: R* N' P0 n- _9 ~9 u$ ?+ L
答：变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析，因为要计算的组合太多，仿真速度比较慢。. F3 q& z6 r: J* R& R  P* M

0 u, R. m6 D. q% g" j# e7 O, S& J
9 q9 J6 s$ t$ V! Z7、在EMC测试中发现时钟信号的谐波超标十分严重，只是在电源引脚上连接去耦电容。在PCB设计中需要注意哪些方面以抑止电磁辐射呢？" T# d7 Z, L) j
& I& }1 F* ^- G0 j
0 C1 p! I' W" j( H' @4 ~
$ Q+ i2 c6 ~% k答： EMC的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。3 Z& p, `, Q$ I6 ]. ]/ {" w7 @5 q3 `
( }9 d4 d( U! C$ ~# e; U8 e* x: y% o
% O" ?& F& I: N: b% c/ A4 m& D9 I+ s# T
8、在PCB设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模拟地，为什么要对地线进行划分？
7 h# v% v3 ?$ k$ y5 R6 v) t* o  t* g) Z0 G) \; m6 H
8 t5 O' H' l1 `# Z/ A: H: m% ?. T6 s- S2 |7 e! s, g' R+ B
答：划分地的目的主要是出于EMC的考虑，担心数字部分电源和地上的噪声会对其它信号，特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分，是因为EMC中ESD静放电的考虑，类似于我们生活中避雷针接地的作用。无论怎样分，最终的大地只有一个。只是噪声泻放途径不同而已。
& f* D$ Y: Q! c/ p
; S- U; s) V* A8 o- S3 U( J$ U; f  N* m/ l* o0 L4 J
7 x% m$ x: z  z+ s9、PCB设计中，在布时钟时，有必要两边加地线屏蔽吗？

- @( p, e7 y+ K7 ^
, r9 i6 D4 F9 x' _( Y% ?答：是否加屏蔽地线要根据板上的串扰/EMI情况来决定，而且如对屏蔽地线的处理不好，有可能反而会使情况更糟。

, B4 n6 \: y# R' a$ Q! ?! |
" s9 N6 o* j) F% K3 P10、近端串扰和远端串扰与信号的频率和信号的上升时间是否有关系？是否会随着它们变化而变化？如果有关系，能否有公式说明它们之间的关系？
% e! h% Z! m: Q+ x  f
9 |) N# |1 V9 |1 v9 z; x: Y5 W
8 B' d  d9 ^( y! u: T答：应该说侵害网络对受害网络造成的串扰与信号变化沿有关，变化越快，引起的串扰越大，（V=L*di/dt）。串扰对受害网络上数字信号的判决影响则与信号频率有关，频率越快，影响越大。
) |/ Z4 H' |1 ]0 k# C( B' R. R7 q
, y: x1 c# ~! C$ ~5 L) Y; r9 F1 d1 S9 Q2 ]; S- t! C
11、在设计PCB板时，有如下两个叠层方案： 叠层1 》信号 》地 》信号 》电源＋1.5V 》信号 》电源＋2.5V 》信号 》电源＋1.25V 》电源＋1.2V 》信号 》电源＋3.3V 》信号 》电源＋1.8V 》信号 》地 》信号 叠层2 》信号 》地 》信号 》电源＋1.5V 》信号 》地 》信号 》电源＋1.25V +1.8V 》电源＋2.5V +1.2V 》信号 》地 》信号 》电源＋3.3V 》信号 》地 》信号 哪一种叠层顺序比较优选？对于叠层2，中间的两个分割电源层是否会对相邻的信号层产生影响？这两个信号层已经有地平面给信号作为回流路径。

: a7 ?- Z" Q0 V8 I) F/ w5 k  F- U
答：应该说两种层叠各有好处。第一种保证了平面层的完整，第二种增加了地层数目，有效降低了电源平面的阻抗，对抑制系统EMI有好处。 理论上讲，电源平面和地平面对于交流信号是等效的。但实际上，地平面具有比电源平面更好的交流阻抗，信号优选地平面作为回流平面。但是由于层叠厚度因素的影响，例如信号和电源层间介质厚度小于与地之间的介质厚度，第二种层叠中跨分割的信号同样在电源分隔处存在信号回流不完整的问题。
( L2 |9 l: x, v/ D- h7 S, f

12、在使用protel 99se软件设计PCB时，处理器的是89C51，晶振12MHZ 系统中还有一个40KHZ的超声波信号和800hz的音频信号，此时如何设计PCB才能提供高抗干扰能力?对于89C51等单片机而言，多大的信号的时候能够影响89C51的正常工作?除了拉大两者之间的距离之外，还有没有其它的技巧来提高系统抗干扰的能力?  z9 ~! w0 G3 }: M/ y) r: v! d; B4 u
/ [0 t7 s7 T7 f5 }6 u& W$ D
$ k" k" `5 v5 ^1 n
答： PCB设计提供高抗干扰能力，当然需要尽量降低干扰源信号的信号变化沿速率，具体多高频率的信号，要看干扰信号是那种电平，PCB布线多长。除了拉开间距外，通过匹配或拓扑解决干扰信号的反射，过冲等问题，也可以有效降低信号干扰。
4 \/ w8 D  L, c5 S1 N  @2 \  M
4 L' Q0 w$ Y1 k4 v; C& v( {+ t1 ~4 W2 x; S
4 p1 e  B6 p8 h, p8 t8 A5 f13、请问在PCB 布线中电源的分布和布线是否也需要象接地一样注意。若不注意会带来什么样的问题？会增加干扰么？
* f; E0 M, ]% ~$ \- Q/ Z, U0 P5 F
' v+ ^2 f  ?( g! I2 s
答：电源若作为平面层处理，其方式应该类似于地层的处理，当然，为了降低电源的共模辐射，建议内缩20倍的电源层距地层的高度。如果布线，建议走树状结构，注意避免电源环路问题。电源闭环会引起较大的共模辐射。. Y4 y* w1 X; D3 Y

. _: j" T! N2 e9 }# c
14、我做了个TFT LCD的显示屏，别人在做EMC测试时，干扰信号通过空间传导过来，导致屏幕显示的图象会晃动，幅度挺大的。谁能指点下，要怎么处理！是在几股信号线上加 干扰脉冲群，具体是叫什么名字我也不太清楚，干扰信号通过信号线辐射出来的。( v5 M6 Q$ `5 l% [4 e: J" {
' p( W; }: j6 W+ N

答：如果是单独的LCD，EMC测试中的脉冲群试验几乎是过不去的，特别是用耦合钳的时候，会够你受的了。如果是仪器中用到了LCD，就不难解决了，例如信号线的退耦处理，导电膏适当减小LCD入口的阻抗，屏表面加屏蔽导电丝网等。
4 X9 i2 x6 r* q3 f, M/ X

/ [. e1 F9 R' P6 U/ P1 M- E15、前段时间EMC测试，GSM固定无线电话在100MHz-300MHz之间有辐射杂散现象。之后，公司寄给我两部喷有静电漆的屏蔽外壳话机，实验室不准换整部话机，我就把喷有铁磁性材料的静电漆的外壳换到了要修改测试的话机上。测试结果显示以前的杂散现象没有了，但是主频出现了问题，话机工作的主频是902MHz，但在905-910MHz之间又出现了几个频率，基本情况就是这样。修改过程中，我只换了外壳，电路板和其他硬件都没有做任何修改 。7 n3 d# Y( P; k/ h8 K; l$ a% A% J
& `4 C% o0 p+ u8 z' U. p  e0 M$ E5 d& K6 G/ \$ [, h- G6 j; Z

0 T: L; S$ Y% x4 H答：话机种类可以理解为：无线手机、无绳电话等等。需要明确一下：话机的类型、主机工作频率范围以及机壳静电喷涂材料的类型：如铁磁类或非铁磁类导电材料以及导电率等。

9 ]% n, Y+ G1 `# z