|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
问题一:我们小功率用到最多的反激电源,为什么我们常常选择65K或者100K(这些频率段附近)作为开关频率?有哪些原因制约了?或者哪些情况下我们可以增大开关频率?或者减小开关频率?
& ~& ^6 Y- q# F8 Y; J- ~7 L) M开关电源为什么常常选择65K或者100K左右范围作为开关频率,有的人会说IC厂家都是生产这样的IC,当然这也有原因。每个电源的开关频率会决定什么?* k$ i* Y8 R8 E7 G0 w, E
8 r3 q, l W+ M. l' P
应该从这里去思考原因。还会有人说频率高了EMC不好过,一般来说是这样,但这不是必然,EMC与频率有关系,但不是必然。想象我们的电源开关频率提高了,直接带来的影响是什么?当然是MOS开关损耗增大,因为单位时间开关次数增多了。如果频率减小了会带来什么?开关损耗是减小了,但是我们的储能器件单周期提供的能量就要增多,势必需要的变压器磁性要更大,储能电感要更大了。选取在65K到100K左右就是一个比较合适的经验折中,电源就是在折中合理化折中进行。1 y2 h' L+ U+ X l1 A; b/ b6 n7 R
, K' T, ]% D O" r3 @
假如在特殊情形下,输入电压比较低,开关损耗已经很小了,不在乎这点开关损耗吗,那我们就可以提高开关频率,起到减小磁性器件体积的目的。/ v! G$ P8 F1 m; ]# G/ C
k$ B0 v8 \+ } T ^; U/ \本贴关键:如何选择合适IC的开关频率?主流IC的开关频率为什么是大概是这么一些范围?开关频率和什么有关,说的是普遍情况,不是想钻牛角尖好多IC还有什么不同的频率。更多的想发散大家思维去注意到这些问题!
5 ~$ l% r }. f. R1 U/ q6 j& H+ q `! |) D- x: a5 i
我这里想说的普遍情况,主要想提的是开关频率和什么有关,如何去选择合适开关频率,为什么主流IC以及开关频率是这么多,注意不是一定,是普遍情况,让新手区理解一般行为,当然开关电源想怎么做都可以,要能合理使用。
1 ~& m5 ~$ Z' D/ f h! X, ?
2 d8 T, T7 @$ E" e. ^) a4 r1、你是如何知道一般选择65或者100KHZ,作为开关电源的开关频率的?(调研普遍的大厂家主流IC,这二个会比较多,当然也有一些在这附近,还有一些是可调的开关频率)
( R& O3 y0 Y. ^0 r" x* B" a* {4 u0 B1 a2 b$ B
2、又是如何在工作中发现开关电源开关频率确实工作在65KHZ,或100KHZ的。(从设计角度考量,普遍电源使用这个范围)$ s. y$ ]* u5 A4 |9 d2 X
3 G. p- q# l1 _' E# I- \2 M, s/ Z
3、有两张以上的测试65KHZ100KHZ频率的图片说明吗?(何止二张图片,毫无意义): I, Z; Q) i& u6 o
1 k* v2 F( S F$ R* e1 T! q0 c4 G M. S" p3 k9 `) N
4、你是否知道开关电源可以工作在1.5HZ.(你觉得这样谈有必要,工作没有什么不可以,纯熟钻牛角尖,做技术切记钻牛角尖,那你能谈谈为什么普遍电源不工作在1.5HZ,说这个才有意义,你做出1.5HZ的电源纯属毫无意义的事情) 7 `# U8 V; i% P O2 S+ G7 M4 Y, \* V
6 Q$ D0 @+ l- g1 w8 T8 A
提醒:做技术人员切记钻牛角尖,咱们不是校园研究派,是需要将理论与实践现结合起来,做出来的产品才是有意义的产品!! l' E j, c; C h* S. b' B1 j e
4 f4 ~1 U$ _9 S/ T1 @; y, R
. |9 |6 J. E2 N5 I7 e3 F: w# z' q1 K3 l& A9 x7 J
9 Q$ |$ ]4 ^# u- K# M& H. P问题二:LLC中为什么我们常在二区设计开关频率?一区和三区为什么不可以?有哪些因素制约呢?或者如果选取一区和三区作为开关频率会有什么后果呢?0 k0 z, M+ {& g! |0 ?
$ O/ C9 C! G: s' p! S) x, D1 r& f# [ i; k2 F0 ~ O
LLC的原理是利用感性负载随开关频率的增大而感抗增大,来进行调节输出电压的,也就是PFM调制。并且MOS管开通损耗ZVS比ZCS小,一区是容性负载区,自然不可取。那么三区,开关频率大于谐振频率,这个仍是感性负载区,按道理MOS实现ZVS没有问题,确实如此。但是我们不能忽略副边的输出二极管关断。也就是原边MOS管关断时,谐振电流并没有减小到和励磁电流相等,实现副边整流二极管软关断。这也是我们通常也不选择三区的原因。
% n' q- A8 f6 i7 }, a: y4 b/ H9 n3 R- K+ I. P, K
" q6 I2 ^7 n# n7 h& e7 @我们不能只按前人的经验去设计,而要知道只所以这样设计是有其必然的道理的! 1 P, m1 p O" ]' x6 y
2 a% `" l+ ^+ T9 s2 {, t% L' U6 k* ]7 U+ [: d: Q) F4 z+ @6 @$ ?, p7 E
问题三:当我们反激的占空比大于50%会带来什么?好的方面有哪些?不好的方面有哪些?
- ^0 a+ t9 q& @8 K. p; g; H6 A9 m7 ` d9 O9 z/ ~
反激的占空比大于50%意味着什么,占空比影响哪些因素?第一:占空比设计过大,首先带来的是匝比增大,主MOS管的应力必然提高。一般反激选取600V或650V以下的MOS管,成本考虑。占空比过大势必承受不起。
+ f* _& \2 g) w7 { X- D2 y1 i& l' T2 W( e9 }
# C- E, |7 f! t; o" {第二点:很重要的是很多人知道,需要斜坡补偿,否则环路震荡。不过这也是有条件的,右平面零点的产生需要工作在CCM模式下,如果设计在DCM模式下也就不存在这一问题了。这也是小功率为什么设计在DCM模式下的其中一个原因。当然我们设计足够好的环路补偿也能克服这一问题。
1 O8 Z' Z( F) A* u; o9 O: M# h* f B0 |7 m5 ~3 {2 w( |
当然在特殊情形下也需要将占空比设计在大于50%,单位周期内传递的能量增加,可以减小开关频率,达到提升效率的目的,如果反激为了效率做高,可以考虑这一方法。% l* \1 q2 _" S/ }1 J
' ^( D1 U) I6 D& g6 ^
! {) e: U$ u. H I3 c8 ?
8 r8 \0 K/ |: a/ L
h* f/ P( M8 }; D问题四:反激电源如果要做到一定的效率,需要从哪些方面着手?准谐振?同步整流?
. ?+ {. H# R3 M# x5 O5 k4 E( X- S. G7 ?3 N* ?" `
反激的一大劣势就是效率问题,改善效率有哪些途径可以思考的呢?减小损耗是必然的,损耗的点有开关管,变压器,输出整流管,这是主要的三个部分。
/ ^& ~# F6 M2 `& y2 I( G& }& r0 ~8 [6 m) }3 l
开关管我们知道反激主要是PWM调制的硬开关居多,开关损耗是我们的一大难点,好在软开关的出现看到了希望。反激无法向LLC那样做到全谐振,那只能朝准谐振去发展(部分时间段谐振),这样的IC也有很多问世,我司用的较多是NCP1207,通过在MOS管关断后,下一次开通前1脚检测VCC电压过零后,然后在一个设定时间后开通下一周期。6 l) W1 b4 M, Q: X* ^2 r0 a
: U. K/ @1 k2 K8 ?' I( _+ g
4 {, _, c$ V# o变压器的损耗如何做到最小,完美使用的变压器后面问题会涉及到。6 X+ ~6 F0 g K# A
$ J5 A7 e; F$ }- W$ N" C$ I6 N* A: `+ ]* g% W5 A" I# ?& _: P/ c! C5 F. P
同步整流一般在输出大电流情况下,副边整流流二极管,哪怕用肖特基损耗依然会很大,这时候采用同步整流MOS替代肖特基二极管。有些人会说这样成本高不如用LLC,或者正激呢,当然没有最好的,只有更合适的。 . s5 Q; a. K' u& `. r7 Q3 t1 d) V( O/ W# f3 V1 U4 i
# q; a# x4 B+ r1 {& ~- m" P' ^
问题五:电源的传导是怎么形成的?传导的途径有哪些?常用的手段?电源的辐射受哪些东西影响?怎么做大功率的EMC。
% m9 }+ M3 k; M2 P- v
7 d8 S8 i4 x$ a! q电源传导测量方式是通过接收输入端口L,N,PE来自电源内部的高频干扰(一般150K到30M)。' _* a5 g" k5 m
0 H* m* T# D, Q+ |: g
) o! O& \1 r9 v0 G# F解决传导必须弄清楚通过哪些途径减弱端口接收到的干扰。 7 Z i. V( g" a. X
3 }& n4 B- m9 N. P2 B+ o l6 } |
|