Protel to Allegro方法详解

xiebill

随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择cadence的设计平台和工具。但是，由于没有protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到Cadence平台上来一直是处于平台转化期的设计者所面临的难题。
; i7 Z/ C& B' h) w& S4 E  在长期实际的基础上，结合现有工具的特点，提供一种将Protel原理图、PCB转化到Cadence平台上的方法。
* X+ r* }' c% X  `6 _
5 a3 {2 c* D/ E+ h: s+ v1 }1 U: E$ d1． 使用的工具
% ?8 b- t9 O$ x* b  ^8 U  X' va) Protel DXP SP2
& W: t! U" k% c6 H% ~4 a1 S0 @* jb) Cadence Design Systems, Inc. Capture CIS
c) Cadence Design Systems, Inc. orcad Layout
d) Cadence Design Systems, Inc. Layout2allegro
e) Cadence Design Systems, Inc. Allegro
3 @) W: F5 Q( w- Q/ H- C) sf) Cadence Design Systems, Inc. Specctra

2． Protel 原理图到Cadence Design Systems, Inc. Capture CIS
在Protel原理图的转化上我们可以利用Protel DXP SP2的新功能来实现。通过这一功能我们可以直接将Protel的原理图转化到Capture CIS中。
  o! F) Q# O. y: E  x1 `) d5 X# v这里，我们仅提出几点通过实践总结出来的注意事项。

" g' z8 t9 _4 r  i2 l1) Protel DXP在输出Capture DSN文件的时候，没有输出封装信息，在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息，这也是整个转化过程中最耗时的工作。在添加封装信息时要注意保持与Protel PCB设计中的封装一致性，以及Cadence在封装命名上的限制。例如一个电阻，在Protel中的封装为AXIAL0.4，在后面介绍的封装库的转化中，将被修改为AXIAL04，这是由于Cadence不允许封装名中出现“.”；再比如DB9接插件的封装在Protel中为DB9RA/F，将会被改为DB9RAF。因此我们在Capture中给元件添加封装信息时，要考虑到这些命名的改变。
" y- S5 g+ m6 v' B/ N
. h5 f  r+ O3 y0 D8 T4 ?2) 一些器件的隐藏管脚或管脚号在转化过程中会丢失，需要在Capture中使用库编辑的方法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。

4 ?6 P3 W! f5 S! u& g4 K9 X& t. v* l3) 在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在Protel中已经在父设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。
: A2 e0 r& |$ G( G% ?
) A6 A. c2 Y/ `- I/ A4) 对于一个封装中有多个部分的器件，要注意修改其位号。例如一个74ls00，在protel中使用其中的两个门，位号为U8A，U8B。这样的信息在转化中会丢失，需要重新添加。
4 w7 k2 d# d. [+ U2 ?0 J8 d+ c7 W基本上注意到上述几点，借助Protel DXP，我们就可以将Protel的原理图转化到Capture中。进一步推广，这也为现有的Protel原理图符号库转化到Capture提供了一个途径。

, C7 K4 F: G& h# |6 h( [3． Protel 封装库的转化
长期使用Protel作PCB设计，我们总会积累一个庞大的经过实践检验的Protel封装库，当设计平台转换时，如何保留这个封装库总是令人头痛。这里，我们将使用Orcad Layout，和免费的Cadence工具Layout2allegro来完成这项工作。
1 w4 T" W  P+ @6 g) K9 P, C& V/ s
1) 在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用Protel PCB 2.8 ASCII的格式输出出来；
$ K4 C- ?0 f6 V0 X$ s$ P/ J2) 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件；
3) 使用Layout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件；
% t' v2 n+ f- z2 B: O( ~# i4) 接下来，我们使用Allegro的Export功能将封装库，焊盘库输出出来，就完成了Protel封装库到Allegro转化。
* d4 h6 k& K* O6 g$ z8 f9 V: v
4． Protel PCB到Allegro的转化
1 f: f3 W7 |/ c9 m8 H有了前面两步的基础，我们就可以进行Protel PCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程，我们将在Allegro中重现Protel PCB的布局和布线。
/ W$ Y& N0 l% [# V3 i7 N1 a$ p1 t
1) 将第二步Capture生成的Allegro格式的网表传递到Allegro BRD中，作为我们重现工作的起点；
2) 首先，我们要重现器件布局。在Protel中输出Place & Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。我们通过简单的手工修改，就可以将它转化为Allegro的Placement文件。在Allegro中导入这个Placement文件，我们就可以得到布局了。
% K" p) E3 c. [$ n3) 布线信息的恢复，要使用Specctra作为桥梁。首先，从Protel中输出包含布线信息的Specctra DSN文件。对于这个DSN文件我们要注意以下2点：
4) Protel中的层命名与Allegro中有所区别，要注意使用文本编辑器作适当的修改，例如Protel中顶层底层分别为Toplayer和Bottomlayer，而在Allegro中这两层曾称为TOP和BOTTOM；
5) 注意在Specctra中查看过孔的定义，并添加到Allegro的规则中。在allegro中定义过孔从Specctra中输出布线信息，可以使用session, wires, 和route文件，建议使用route文件，然后将布线信息导入到我们以及重现布局的Allegro PCB中，就完成了我们从Protel PCB到Allegro BRD的转化工作。
Protel到Allegro转化的方法
7 s) v. z# n! G1 }9 c2 j
当今IT产业的发展日新月异，对硬件设备的要求也越来越高，硬件设计师们面临如何设计高速高密度PCB的难题。常言道，工欲善其事，必先利其器，这也是越来越多的设计师放弃低端的PCB设计工具，进而选择Cadence等公司提供的高性能PCB EDA软件的原因。
  T$ _$ [/ o* }0 a0 L　　但是这种变革必然会带来这样或那样的问题。由于接触和使用较早等原因，国内的Protel用户为数众多，他们在选择Cadence高速PCB解决方案的同时，都面临着如何将手头的Protel设计移植到Cadence PCB设计软件中的问题。
8 I$ r& a9 d0 |2 X　　在这个过程当中碰到的问题大致可分为两种：一是设计不很复杂，设计师只想借助Cadence CCT的强大自动布线功能完成布线工作；二是设计复杂，设计师需要借助信噪分析工具来对设计进行信噪仿真，设置线网的布线拓扑结构等工作。
　　对于第一种情况，要做的转化工作比较简单，可以使用Protel或Cadence提供的Protel到CCT的转换工具来完成这一工作。对于第二种情况，要做的工作相对复杂一些，下面将这种转化的方法作一简单的介绍。
　　Cadence信噪分析工具的分析对象是Cadence Allegro的brd文件，而Allegro可以读入合乎其要求的第三方网表，Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求，这样就可以将Protel文件注入Allegro。
　　这里有两点请读者注意。首先，Allegro第三方网表在$PACKAGE段不允许有“．”；其次，在Protel中，我们用BasName[0:N]的形式表示总线，用BasName[x]表示总线中的一根信号，Allegro第三方网表中总线中的一根信号的表示形式为Bas NameX，读者可以通过直接修改Protel输出的Telexis网表的方法解决这些问题。
: a7 D% C& ^6 Y+ G  k+ S/ j　　Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件，它的格式如下：
. T- J9 u6 C0 d- hPackage: package type
Class: classtype
6 F. u" o, l$ S; x; lPincount: total pinnumber
  u- i" _$ q8 [& W, RPinused: ...
　　其中常用的是PACKAGE，CLASS，PINCOUNT这几项。PACKAGE描述了器件的封装，但Allegro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项。CLASS确定器件的类型，以便信噪分折，Cadence将器件分为IC,IO，DISCRETE三类。PINCOUNT说明器件的管脚数目。对于大多数器件，Device.txt文件中包含有这三项就足够了。
, N5 y* r3 d  Y9 J1 \( S　　有了第三方网表和设备描述文件，我们就可以将Protel中原理图设计以网表的形式代入到Cadence PCB设计软件中，接下来，设计师就可以借助Cadence PCB软件在高速高密度PCB设计方面的强大功能完成自己的设计。
　　如果已经在Protel作了PCB布局的工作，Allegro的script功能可以将Protel中的布局在Allegro中重现出来。在Protel中，设计师可以输出一个Place & Pick文件，这个文件中包含了每个器件的位置、旋转角度和放在PCB顶层还是底层等信息，可以通过这个文件很方便的生成一个Allegro的script文件，在Allegro中执行这个script就能够重现Protel中的布局了，下面给出了完成Place & Pick文件到Allegro Script文件转化的C++代码，笔者使用这段代码，仅用了数分钟就将一个用户有800多个器件的PCB板布局在Allegro重现出来。
FILE *fp1, *fp2;
::AfxMessageBox("hello");
fp1=fopen("pick.txt", "rt");
0 @$ D# H# p5 S6 ~$ @0 |if (fp1==NULL) ::AfxMessageBox("Can not open the file!!!");
fp2=fopen("place.txt","wt");
if (fp2==NULL) ::AfxMessageBox("Can not create the file!!!");
; Y# C3 L$ P# u7 H9 Gchar refdes[5], Pattern[5];
float midx,midy,refx,refy,padx,pady,rotation;
" d* ]% @0 t2 S6 g& |0 |5 P% i( J  N- p' tchar tb[1];
# x: z( P! m3 K: L8 g# t  m& t" dchar tmp='"';
fprintf(fp2,"%s\n", "# Allegro script");
" \' `$ O( Q1 p1 }fprintf(fp2,"%s\n", "version 13.6");
# w* G; H9 S5 F' _) [# Jfprintf(fp2,"%s\n", "place refdes");
. |! h; S- a( \while (!feof(fp1)) {
. |; P% T% ~0 t( Ofscanf(fp1,"%s", refdes);
fscanf(fp1,"%s", Pattern);
fscanf(fp1,"%f", &midx);
, T4 m- p; X- t$ d/ l! l3 Q/ ]fscanf(fp1,"%f", &midy);
fscanf(fp1,"%f", &refx);
fscanf(fp1,"%f", &refy);
fscanf(fp1,"%f", &padx);
fscanf(fp1,"%f", &pady);
4 ]) }% f) M6 F4 Yfscanf(fp1,"%s", tb);
8 r( v  @) }$ }6 ?5 ~- `+ Y0 I' mfscanf(fp1,"%f", &rotation);
fprintf(fp2, "fillin %c%s%c \n",tmp,refdes,tmp);
if (rotation!=0) {
fprintf(fp2, "rotate\n");
- F/ E0 V/ P4 ]& P3 L+ H0 Efprintf(fp2, "iangle %f\n", rotation);
};
3 @! }% ^7 b! ]+ p( wchar yy=tb[0];
  R  {1 ]4 c5 Z0 Oif (yy!='T') fprintf(fp2, "pop mirror\n");
fprintf(fp2, "pick %f %f \n", padx,pady);
fprintf(fp2, "next \n");
+ {* P. ?$ Z# L1 y$ g2 }" e};
fprintf(fp2, "done");
fclose(fp1);
) r, \3 i5 r) mfclose(fp2);
' R3 r- P8 Z1 d  b! x希望能对读者的设计工作有所帮助。

yaoxinhua007

PCB设计的软件太多了

yjgyiysbcc

如果只有一家的话那我们就买不起了，也用不起了，
8 ~8 T# L! z- ?) t' s  ~7 ], U' E总得有竟争的

daoen518

Protel 封装库的转化中protel to allegro的软件打开没反应的，转化不了啊。我弄了好久，那软件不行。谁弄过啊

psi2009

这个方法不错，不知道有没有试验过的兄弟，效果如何

lhb

太麻烦了！！！

newolf20000

太麻烦了,而且容易出些不易察觉的小错误,还不如重新画一遍呢,顺便熟悉以下,练练手.

scott

是啊，太麻烦了。

rx_78gp02a

是我的话先把protel转pads再转allegro

laogan

是呀我也感觉到过于麻烦了

lucy_lala2009

是呀感觉上是过于麻烦了，要是有不用对原理图操作直接导PCB的方法就好了。

jinsihu2005

1# xiebill

' N+ q3 w/ j; q% o5 k楼主知不知道有没有ORCAD原理图转protel的软件啊，知道的话告诉我一声，感谢了。

懒散的虫子

好复杂啊

leemy

看着都好复杂啊