请教：PROTEL DXP中，布局后出现的违规如图,什么原因？

sony

请教：protel DXP中，原理图和网络表设计好后，加载到PCB文件，布局后出现的违规如图
9 ?$ Q. D$ {. v! T4 k( |

- r" e0 @& [1 Y! [5 X: \; b
2 K, @6 G  N6 z/ y) o! l/ _

& O, I* u( R7 x4 W2 s8 y出错的原因是什么意思呢？
! y5 Z7 w( p9 ]) n+ i; h! C2 J9 [' Q/ m