cadence pcb封装丝印问题

hljpck

在画的PCB上有一器件封装被放在了底层，可是此封装的丝印怎么在底层和顶层都显示呢，有哪位遇到这问题吗，怎么解决啊

l1454828

1.一般封装丝印使用Package Geometry silkscreen_top/bottom
# j7 O$ Z6 g8 r6 u5 J2.你看一下封装本身是否将边框画在了两个丝印层（top bottom都有）叠在了一起，区分一下颜色看看。

hljpck

看了top bottom层都有的，其他元器件在bottom的就显示silkscreen_bottom的丝印，在top的就显示silkscreen_top的丝印，可是这个器件在bottom层丝印silkscreen_top/bottom层都显示了，很奇怪不知道我那边操作错了

l1454828

hljpck 发表于 2012-4-19 14:36
看了top bottom层都有的，其他元器件在bottom的就显示silkscreen_bottom的丝印，在top的就显示silkscreen_t ...

因为其他的一般封装文件中只有一个丝印，是放在TOP层的，
/ {  s% Y' S/ Q) U在PCB中mirror之后，TOP层丝印就显示在BOTTOM层了。
你双面都有，Mirror之后，TOP层mirror成Bottom层。
Bottom层mirror成TOP层，所以就出错了。

@斑竹，给我发点钱吧，我觉得我太有耐心了。{:soso_e120:}

hljpck

“你双面都有，Mirror之后，TOP层mirror成Bottom层。Bottom层mirror成TOP层，所以就出错了。”

封装做的时候都会在skill top和bottom画丝印，其他封装我也是这样做的，就没这问题哦，只这个封装这样呵呵