PCB设计核心法则

ESCAPE

尽管目前半导体集成度越来越高，许多应用也都有随时可用的片上系统，同时许多功能强大且开箱即用的开发板也越来越可轻松获取，但许多使用案例中电子产品的应用仍然需要使用定制PCB。+ ?8 n) Q6 f& \# v8 f/ ~
) ~: X7 @+ X- N6 Q4 \
# z4 M- ~4 {8 J% i! K: i" R- K7 l. P在一次性开发当中，即使一个普通的PCB都能发挥非常重要的作用。PCB是进行设计的物理平台，也是用于原始组件进行电子系统设计的最灵活部件。3 R, f; l$ X1 z1 i- _- T
! v1 t' W0 q% h% f* Z  s, d  O7 F5 X' ]& y+ C# {% \
% `& s# ?, u# E! W
4 m3 m; }+ e! ?本文将介绍几种PCB设计黄金法则，这些法则自25年前商用PCB设计诞生以来，大多没有任何改变，且广泛适用于各种PCB设计项目，无论是对年轻的电子设计工程师还是更为成熟的电路板制造商，都具有极大的指导性作用。
; y" c& x% J* F- O


4 u) ~& }: E4 p& [. _# h
e络盟CadSoft业务美国办事处总经理Edwin Robledo  
5 u# q1 Z( j0 X! j2 D  K
. v: P* d# P' u2 U
- |% h' P  `. h3 z' s本文以下内容介绍了电子设计工程师在使用设计软件进行PCB布局设计及商业制造时应牢记并践行的十条最有效的设计法则。工程师无需按时间先后或相对重要性依次执行这些法则，只需全部遵循便可极大地改变产品设计。% ^9 R: W& Z+ f$ L
; [  |* i; ?3 R/ v1 ]$ i+ d1 r1 h& t4 @- G# }( [
6 Y, ?8 j% Z. M, E! Y
; v, P: [: w+ k/ ^0 v' k法则一：选择正确的网格
( _/ t" y$ H: B) s8 N( V
% Y7 g0 Q( M' h
, ~4 ?( q, ~0 p1 D8 t) @% v, c设置并始终使用能够匹配最多元件的网格间距。虽然多重网格看似效用显著，但工程师若在PCB布局设计初期能够多思考一些，便能够避免间隔设置时遇到难题并可最大限度地应用电路板。由于许多器件都采用多种封装尺寸，工程师应使用最利于自身设计的产品。
" ]( }# h: }) Z+ T) S: k8 [  p/ X9 ~9 j* x) ]- |

此外，多边形对于电路板敷铜至关重要，多重网格电路板在进行多边形敷铜时一般会产生多边形填充偏差，虽然不如基于单个网格那么标准，但却可提供超越所需的电路板使用寿命。
  s* F$ X: n  }' B: c
5 R( N# ]) ]4 j9 n. c! S  u7 B/ }
1 Q4 T; R  ]5 G' }( f法则二：保持路径最短最直接5 J0 u- s- C- w* r3 ^( B2 b, n3 m
  X* r- S3 s1 l
1 F$ o7 M, [  G! ~8 r" ?# Z这一点听起来简单寻常，但应在每个阶段，即便意味着要改动电路板布局以优化布线长度，都应时刻牢记。这一点还尤其适用于系统性能总是部分受限于阻抗及寄生效应的模拟及高速数字电路。

) w" K. E0 a" B( ]' v3 w
, ^2 u$ j" {- b3 u法则三：尽可能利用电源层管理电源线和地线的分布% Z5 s9 I8 H9 M6 ^1 ^4 C$ W2 v: Q
! N6 m" z) ^/ g6 l- Q& F7 h. W4 W, g% a# N, ]4 i: u, M
( N; t4 x* n" o8 e2 z; v; o' j电源层敷铜对大多数PCB设计软件来说是较快也较简单的一种选择。通过将大量导线进行共用连接，可保证提供最高效率且具最小阻抗或压降的电流，同时提供充足的接地回流路径。- H+ v1 Y) s/ L
5 a" o5 v1 M. P. @1 Z' h* G; o+ e4 N5 i) H
; L/ D4 G7 O3 ^+ t6 M3 j
可能的话，还可在电路板同一区域内运行多条供电线路，确认接地层是否覆盖了PCB某一层的大部分层面，这样有利于相邻层上运行线路之间的相互作用。. C* d, b# X2 r& O% |


法则四： 将相关元件与所需的测试点一起进行分组* T" D7 _: N- d6 M& S0 @
5 n/ k9 o$ T: G. [7 l; m
例如：将OpAmp运算放大器所需的分立元件放置在离器件较近的部位以便旁路电容及电阻能够与其同地协作，从而帮助优化法则二中提及的布线长度，同时还使测试及故障检测变得更加简便。
% w% I% _! j* e
9 B0 Q0 A5 r( f8 F( G3 @+ W
法则五：将所需的电路板在另一个更大的电路板上重复复制多次进行PCB拼版
, V0 ]* F! |' {8 Q2 i/ q+ f$ ^( M& l! J: k# S
1 m/ F$ G$ F$ t' m# S选择最适合制造商所使用设备的尺寸有利于降低原型设计及制造成本。
0 a9 L5 c8 Y( B4 u3 [# J

9 ?0 X% C) M% I9 F; \首先在面板上进行电路板布局，联系电路板制造商获取他们每个面板的首选尺寸规格，然后修改你的设计规格，并尽力在这些面板尺寸内多次重复进行你的设计。: k) f7 I. j; D: `0 `8 l2 `
- @% [/ O6 ]# Z9 N6 K
3 r! V0 T2 Q& k( m% ]/ t1 C
法则六：整合元件值。
7 z: y4 U* Z3 v; P- b
3 I( `, r2 X3 q# ]3 e2 e, z作为设计师，你会选择一些元件值或高或低，但效能一样的分立元件。通过在较小的标准值范围内进行整合，可简化物料清单，并可能降低成本。如果你拥有基于首选器件值的一系列PCB产品，那么从更长远角度来说，也更利于你做出正确的库存管理决策。3 W1 }- i% o$ u0 H

. X$ ?% `/ |8 O- t% E/ ?8 Z6 ?
法则七： 尽可能多地执行设计规则检查（DRC）。% a: r! V: ?3 y2 w* C  n6 A
5 ?/ s) Y6 `' l$ A7 W+ @7 n7 k9 F% {' r
6 |* v3 K7 k4 S尽管在PCB软件上运行DRC功能只需花费很短时间，但在更复杂的设计环境中，只要你在设计过程中始终执行检查便可节省大量时间，这是一个值得保持的好习惯。每个布线决定都很关键，通过执行DRC可随时提示你那些最重要的布线。
5 G9 j3 Y+ h3 o8 |, K2 {, A; W$ u# n! i
/ A8 {5 d. I# P8 U* y) m' j9 q8 g0 X( }1 ?' y* ^: O
& w8 B3 x% @  ]2 I; N0 ^法则八：灵活使用丝网印刷。; o- O5 E; l% M4 W9 _; k
8 K  Y; g5 z& {' R, B; ?
丝网印刷可用于标注各种有用信息，以便电路板制造者、服务或测试工程师、安装人员或设备调试人员将来使用。不仅标示清晰的功能和测试点标签，还要尽可能标示元件和连接器的方向，即使是将这些注释印刷在电路板使用的元件下表面（在电路板组装后）。
1 d' C( p7 g4 a( D9 ]8 x# R0 f

3 d! ~8 U) u: n在电路板上下表面充分应用丝网印刷技术能够减少重复工作并精简生产过程。
. i: Z9 }% d2 c/ W* \  \" }# [, p! a# D2 w* x: q
! J0 q1 Q& @4 n
法则九：必选去耦电容. n3 j1 j9 K8 R. Z0 k, s7 z1 R
; d6 L5 B( r4 ~
3 b/ W) a  O8 t, @/ ]不要试图通过避免解耦电源线并依据元件数据表中的极限值优化你的设计。电容器价格低廉且坚固耐用，你可以尽可能多地花时间将电容器装配好，同时遵循法则六，使用标准值范围以保持库存整齐。& y7 Q6 H- |& O* T
) n2 C. ?5 t4 Z% e) p- w

法则十：生成PCB制造参数并在报送生产之前核实/ _: ^' l& c# ~5 U

虽然大多数电路板制造商很乐意直接下载并帮你核实，但你自己最好还是先输出Gerber文件，并用免费阅览器检查是否和预想的一样，以避免造成误解。
: N+ j3 @. g7 U7 K8 K. h5 B* ]: `& Z4 [* _" y
通过亲自核实，你甚至还会发现一些疏忽大意的错误，并因此避免按照错误的参数完成生产造成损失。: V- t; x9 m% S* [+ s  Q
* @# O& x6 e$ D
+ n% Z3 w0 s5 t- m) k" r& T" L# i7 o) t% k% r, d" N
由于电路设计共享越来越广泛，且内部团队越来越依靠参考设计，类似以上的基本规则将仍是印刷电路板设计的一个特色，我们相信这对于PCB设计十分重要。明确了这些基本规则，开发人员便可非常灵活地提升其产品的价值并从其制造的电路板获得最大收益。0 [6 c' b/ z0 z& C# W) s
# }4 K0 I5 g+ A' ~; F+ x3 R  G5 L' b) I6 ~4 P2 Z; c
/ l$ k# O: [; H5 Y' x
! u' A5 b6 c  G即使是电路板设计新手，只要牢记这些基本规则便能加快学习过程，增强信心。8 h2 g( h7 X/ f8 n; M$ E  N
8 V8 c; ~2 Y, C$ Z
4 c: P' D  n0 f6 y0 U7 J+ h