TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
DDR2_JESD79-2F 关于clock jitter部分的疑惑
* O# Q6 D* s& G; L: e! [
& a1 W4 v& z3 {3 b" b* v3 }& ?- \( ?! v: Y
主要是关于时钟时序部分的tERR(2per), tERR (3per), tERR (4per), tERR (5per), tERR (6-10per) and tERR (11-50per)这块的理解
. b& @0 [3 r- Z9 d" e% Y4 v0 e T3 f4 P% R
按照上图所列的公式
% n; p8 n1 f- j1 D2 @ e9 u例如当n=2的时候，这连续两个累积的时钟周期 这个是200个连续时钟中随机选择的2个时钟，还是按1-2、2-3、3-4、... 、199-200 这样去计算的呢？1 R" z+ y4 K [
. X7 A& Y$ N0 x' a
另外tERR (6-10per) and tERR (11-50per)这个也没理解的太清楚，是将tERR (6per), tERR (7per), ...tERR (9per), tERR (10per)的值这样算出来的么？
" k0 ^) H s. \6 `) f
5 ^% T8 m: D- e+ B; `8 H6 o; y6 ?* L+ z) I! v8 O; H- v
另外就是公式里面的i与j的设置是按什么原则设置的呢？
- P3 A) v8 G9 e* \7 J6 g% R9 i. Q" a0 ~- Y
为何不是终止点不直接按n，这个累积和的数量应该是n值的个数吧？ |
|
/1 
发表于 2012-5-23 08:35
收藏
淘帖
支持！
反对！