DDR4时钟波形问题

七彩雨

DDR4仿真，共4片DDR4，时钟在第四片尾端端接，第三片DDR的时钟波形有点奇怪，如下图所示，请教大家是什么原因呢?

! R8 e+ `- k( x' q5 h; x$ t" t/ r
) T8 ^/ T/ V( f( W: j8 Y, Z) D6 Y

七彩雨

aarom 发表于 2023-10-17 22:37
' B1 H) b; ?( W) i6 c, a8 Q: Q$ c1.不是用說的.沒圖沒真相.
4 n" B5 Q9 W$ Q4 R" C5 D+ ^2.再來看你模擬是怎設的順序........

% q! Y, A  t) u时钟信号线依次经过四片DRR4，在第四片端接，仿真波形依次如下，第三片波形奇怪

4 ^/ U2 g6 Z9 X9 v
1 ~1 g) f* y# d, E: F/ Y

七彩雨

七彩雨 发表于 2023-10-19 09:47
做等长了，分段等长，A0-A16里包含有clk

9 ?( V0 c- N  r# v将端接电阻移到第三片旁，第三片仿真波形如下，感觉波形稍微正常一点了
8 m- {$ |3 i: Q: n

七彩雨

# j4 ]; Z/ |2 i7 z( _- O7 X5 _
) N3 V6 q, N8 qC:\Users\admin\Desktop

Dc2023082110h

好好学习，天天向上~~

ldd2023

前面两片呢？

七彩雨

ldd2023 发表于 2023-10-16 10:27
$ n+ U- ^/ X. w, U前面两片呢？

$ t5 J5 q& l! e+ P前面2片，最后一片都正常

七彩雨

aarom 发表于 2023-10-16 17:57
  }8 E, c# ]3 z7 ], @終端電阻位置正確嗎??

- z& x# n1 P: Q7 G0 `信号线尾端端接

6940

电阻造成的
+ _/ }6 N4 x* p4 ^( B

七彩雨

6940 发表于 2023-10-17 13:17
2 R! t/ O$ S8 ?. \电阻造成的

能具体说说吗？
+ M3 S, C9 Q- e, x9 C3 B# x' a

七彩雨

aarom 发表于 2023-10-19 00:18
剛好被eda365 logo 檔到了.
  P( e3 ]& x8 r: d- N9 ?
只看到沒拉等長.

做等长了，分段等长，A0-A16里包含有clk

七彩雨

端接电阻的位置要改吗？