用Designer5.0仿真USB2.0眼图，终端电阻接多少合适？

FRANKCHS

用Designer5.0仿真USB2.0眼图，终端电阻接多少合适？

7 d: H7 ]" {) K) O2 v! d5 o如使用50Ω，USB2.0的眼图的幅度只有200mV，和实际测试结果（400mV）完全不同。

yuxuan51

; ~4 J  d: T. x! F7 X' W5 @( e3 l, n你实际设计画的多少那就接多少啊，最后接收端得到的电压幅值和输出阻抗，传输线特性阻抗，输入阻抗都有关系，这个可以自己先算出来对比下，我怀疑你是哪没有设置对，或者某个概念弄错了，就一张图资料太少没法判断啊，先改成普通方式看眼图试试。
8 P! e! A& V5 z( r8 E! M
4 g& s+ i  M' o% o5 b' K大家问问题的时候尽量把资料展示的全些，最好能传上工程之类的，要是涉及到保密不方便的话可以多截几张设置参数和结果图，毕竟别人不是神仙能直接想出来问题出在哪啊

FRANKCHS

谢谢版主提醒！
: w* V7 s* Z* b' d* ?0 v
. T. n0 U7 D' f6 y# ^1 Z详细说明一下：
- L6 w. X8 p" _) {0 h6 O
仿真手机的usb2.0布线质量，usb差分线布线的一端接BB，另一端接USB插座，此时，需仿真PCB上USB走线的质量。
& S) m& o0 l# H: j
实际眼图测试时，我们在USB端口通过USB连接线接到测试板后再接到电脑，已知测试板两边的插座（一头连PCB，一头连电脑）间的传输线的阻抗为90Ω。此时，实际测试的高速USB2.0的眼图的幅度为400mV。

1 l: Y) Q5 R! j5 O1 ]仿真时，使用快速差分仿真方式，在USB插座端的负载该如何处理？
8 [6 h: X0 f7 K& q7 t  `
: ~, X, q: x2 r; l8 M若悬空，肯定和实际不符；如分别接45Ω，则幅度为200mV，和实测幅度不符。

: v+ e/ y0 y9 b5 z6 |请问，大家做这类仿真时，负载如何处理才合理、正确？

* {3 \1 {/ {$ a  ?谢谢！

yuxuan51

FRANKCHS 发表于 2012-7-6 15:42
/ @2 D; v6 a! ~谢谢版主提醒！
( v) W0 G. T9 W: N
" `  Z9 ?, F* l. P4 G4 T, o5 c详细说明一下：

4 j  {* A- m  U- A$ Q7 N4 G2 M
USB2.0 实际的接收端一般不会有50欧的匹配的，输入阻抗都比较大，可以加1K的电阻试试

FRANKCHS

谢谢！

主要是没有理论依据，可以解释为什么要接某个阻值的电阻。

7 h# W5 k* R& e当使用15KΩ的电阻时，仿真结果和实测结果相同（左为实测、右为仿真），但如何让别人信服呢？

beyondoptic

USB是电流驱动，其输出的振幅是由驱动电流和负载阻抗决定的，所以不同阻值的负载会决定负载的幅值。

yuxuan51

FRANKCHS 发表于 2012-7-6 17:23
. f! D0 z/ b3 o. b谢谢！
+ t4 ?' _( U8 O! |0 V3 K
: W; I' e  a$ C3 B; P主要是没有理论依据，可以解释为什么要接某个阻值的电阻。

' s4 n* y: D6 G. W9 [0 d  x这个和输入端buffer模型的GND Clamp与POWER Clamp曲线有关系，你可以试着找一个USB从设备的IBIS模型，找到输入管脚的buffer，看下它的GND Clamp和POWER Clamp曲线，用电压比上电流就可以得知输入阻抗的大小了
/ q5 O) S$ K) M( B# U  U

; x% k- v0 c* P, S" B" S

2 `" ?1 B: X3 z. c% n8 m这个图可以看出在0V以上电流几乎没有，V/I可以得出R趋向于为无穷大

( I  D, {  t( g3 m! j
( K$ \5 J3 \7 Q

& ?" W  K' U+ ?( ]4 Q
4 A% ^% C1 ~; O6 l$ i3 }这个是一个输入端对地加了50欧的电阻，可以从0V以上的V/I曲线求出输入阻抗大概为50欧

FRANKCHS

谢谢指点！
: z+ b0 y; f1 p
( |7 ~& M3 C; }* k* V但有另外一个疑惑：

信号输入端的50Ω匹配（和传输线间）如何理解？如果输入端的阻抗极大，则线路的50Ω阻抗控制如何起作用？

yuxuan51

) J: u6 N2 J1 q) l

FRANKCHS 发表于 2012-7-11 16:28
5 I; R, h9 X" F$ ~0 h谢谢指点！

5 s1 X) G8 C5 \) d但有另外一个疑惑：

% m+ M/ i8 u1 E" E: Z; V, @这里指的是将50欧上拉到电源或者下拉地与输入阻抗匹配，即50欧和输入阻抗并联，非串联。这样很容易得出最终的输入阻抗是小的那个了。

FRANKCHS

明白了，谢谢！

Gionee

buymoreba

因为多个Port看到终端电阻式并联模式，分压比较大，所以最终电压只有200mv，用IBIS模型就正常了。