本帖最后由 criterion 于 2015-3-11 01:42 编辑
5 _0 e& b d/ k
" f: A# D9 u! N; z3 X' I分几点来讨论好了' n7 a8 Y0 d# }" I/ g4 w, Y
. g) M; s* m/ [. q* z" V+ H$ n7 C+ `$ W- i+ p `" d8 \( C
『使输入远离输出』
! B5 u1 D' r; m5 T) ^' Z$ L# ?/ D( W- r' @! c
0 j9 A) F# i% h( n' C4 K& A
不管是PA 还是LNA 肯定都是输出功率 大于输入功率 如果输出走线离输入走线太近 很可能强大的输出讯号 会因耦合 灌入到PA或LNA 那么就会饱和 产生非线性效应 以及Gain的下降 那么Tx或Rx性能就会劣化 至于自激的话 这要请高人来解释 7 Y C3 k3 H5 z# q u. U) B
- z5 h6 @% N3 K$ t( s5 b
, {- ^" O. A8 x( i& W
『尽可能将RF线走在表层上。』2 l# O1 ~7 C3 [% x2 @
9 F3 K; j7 a1 J+ U
表层走线具有许多优点 1. 可有最短距离 减少损耗 2. 相较于内层走线 阻抗控制较容易做到50奥姆 哪种迭层都一样 3. 避免阻抗因Via的寄生效应而偏离 4. 同样50奥姆要求 同样都是以邻层为参考地 表层走线的线宽较宽 损耗较小 唯一的致命伤 就是容易受干扰 (RX讯号) 以及容易去干扰别人(TX讯号) 所以表层走线不宜过长 (过长就失去其可拥有最短路径的优势了) 一般会用到内层走线 一般都是考虑到屏蔽 以及表层没空间走线 或是走表层线会拉得过长 就会走内层
" k9 i' S% ]( F2 X6 d, j
% Q2 ?3 X$ `. T8 f+ g* M1 @# ]" e% Y) u$ n$ ^1 F9 k5 ^' |
『过孔尺寸减到最小不仅可以减少路径电感』 : r: y$ o% n4 R4 H
这个讲法有点怪! 1 d1 {- q2 Q8 L/ H! ]6 p% o
- l' l+ a4 v8 r+ s3 ~" l
) T8 i/ Y e) Q, ?
h是Via长度，D1是Pad半径, ! [& D% Y# [4 A5 J" o9 ]' G. h( S4 [
由上式我们发现寄生电感也与Pad半径有关， 半径越小，其寄生电感应该是越大，而非越小,
3 I2 y' W4 K/ y! j. y% j9 N6 P* ?- J 而且过孔越小, 表示制程越精密, 那么成本就越贵 另外 其实真正影响过孔寄生电感的, 是其长度 尺寸影响不大 长度越大，其寄生电感越严重。而越厚的板材，等于h越大，当然其寄生电感也越严重。 会随尺寸缩减而减小的, 应该是过孔的寄生电容 如下式跟下图 : 8 S2 Q6 u! w% m- F
9 J# A# o. j P. f" ^4 K, u1 H
T是板材厚度，D1是Pad半径，D2是Anti-pad半径。 由上式可知，影响寄生电容的主要参数为Pad半径。 若只探讨D1与寄生电容的关系，可得出下面曲线 :
- @) v4 A; N6 f( W* c! M6 v. O: u+ X: y5 h% a
当然由上式也知 若板子越厚 其寄生电容越大 所以我们得到过孔的三结论 : 1. 尺寸越小 其寄生电感反而越大 2. 真正影响寄生电感的 是长度 3. 随尺寸缩减而减小的, 是寄生电容 4. 真正影响寄生电容的 是尺寸 5. 板子越薄 其寄生电感跟寄生电容都会较小
% J) j: w+ [3 R7 g, n7 J
+ c& D0 v' D5 \5 m
- ^4 ]' [- N) C 『尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来』
# l2 |! ~3 w; D. r7 e
2 b) q' t, C, n6 q( A 这很明显了 就是避免强大的TX 干扰微弱的RX 尤其是像WCDMA这种TX跟RX会同时运作的 会有TX Leakage 亦即其TX讯号 透过Duplexer 灌入到LNA 使其饱和 / _+ _$ X W p5 s
1 g& G. n. L" B1 J+ o; R8 x
所以Duplexer本身的Isolation,以及Layout就很重要 但即便Duplexer本身的Isolation很好 其Layout也有很好的隔绝
- Q" n# u& j- R c; \, A$ K
但若其TX走线与RX走线靠太近 其强大的TX讯号 一样会透过耦合 灌入LNA 使其饱和 进而劣化RX性能
# S0 K. ]/ A- m: K4 s8 t! ?( |( _- D, O# ^# f: W+ P7 D+ ?
( G" J+ O/ t4 H9 v7 E. k
『确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。』& R4 h* E/ H( W5 N" T$ B
7 k' i4 I7 e& d2 s. l
要有一整块地是对的 但没过孔是错的 一般PA的Layout如下 : 2 y) h; z' \- V
( L8 A( r4 [2 F2 v; j4 y
一整块地 当然有助于散热 但表层的地 因为要放组件之故 所以会零零碎碎 完整程度 肯定是不如Main GND
! n' }6 v. O; N" e W
" Q3 J. U. p. N! E7 h3 I& s' i
因此需要透过GND Via 把热导到Main GND 若没打GND Via 那么热会积在表层GND 散热差 其RF性能就劣化 另外 不只是要GND Via跟Main GND 其下方第二层 同样也要有GND 当你下层有地的时候， PA散发的热，可以透过GND Via导到下层地，先把热散掉一部分，其余再散到Main GND。 : j7 J3 p" S( u1 `, ~! ?9 ]6 r: s
但是，如果下层不铺地
, ?" I; c% S& ]5 p, x
我们由下图的公式可知，电阻跟导线长度成正比，
) C4 [4 a4 @! M1 ]% [! B. [1 h而我们又知道 Layer 1 => Main GND的GND Via长度 肯定是比 Layer 1 => Layer 2的GND Via长度 还要来的长 这意味着，如果你光靠Main GND来散热，那么GND Via的电阻会变大， (因为长度较长) 电阻越大，热就越不易传递。换言之，当你下层有铺地， 热可以轻易透过GND Via传导过去(因为距离短 电阻小)。 但下层不铺地， 那么热就不易透过GND Via传导过去(因为距离长 电阻大)。 此时散热效果就大打折扣，最糟情况是热都传不过去Main GND，全都积在PA下方。 而GND Via的数目也很重要 当然是越多越好 因为Via有其内阻 而依据电阻并联公式， " N5 I9 a; x, r+ X# `8 r# s
- W0 i0 S& A. b% k9 ]% P3 N
R是越并联越小 GND Via数目越多 亦即其整体GND Via的阻抗越低 那么热就越能传过去 导热效果越好
4 x( H" m: Q5 x# u7 V0 N
' _1 o% Z' g& r. X6 A- J& n- i h% R& |/ _
『芯片和电源去耦同样也极为重要。』
I. R' ^# a6 W0 u8 j k6 W/ n3 S( X8 k& g( ` T
; p% j$ j) K8 i! O6 Y
由下图可知，摆放稳压电容，确实可减少电源的涟波。
+ ~" N9 e+ @% Q5 f; o3 i- P. L. J/ } B
9 s+ H8 A8 b- Z" ~3 X而稳压电容的摆放位置 也会影响其稳压效果 以GSM为例, 因为GSM为分时多任务机制，其讯号为Burst形式， 故其PA会一直On/Off不停地切换，导致其PA电源端，会有瞬时电流。
& c- @) g/ t' ]3 i 若稳压电容够靠近IC， 如此一来，即便有瞬时电流，也能在进入IC前流到GND， 若离IC太远，则瞬时电流便可能直接进入IC。
) Y; G: k5 \6 a7 t# [4 h0 a, `" {! t$ @# b) a2 j1 t
3 K- o. f, u7 h# x+ P7 y7 ~ U) c8 W: J3 |
) K) C1 g1 t) n2 W而这点对于PA更为重要，除了可避免PA电源本身的瞬时电流，透过其它路径，再进入PA本身， 以及避免外来瞬时电流进入PA， 更重要的是，因为PA电源是瞬时电流来源之一， 因此若在靠近PA的VBAT/Vcc处，摆放稳压电容，可使瞬时电流从PA电源端流出时，便立刻流到GND， 而不会透过其它路径，去干扰收发器或PMIC，甚至是PA本身，如下图。 6 Y7 P- R( g, W. Y' [ G: f3 A& p9 e
R: z1 ~$ b- ^+ X0 j0 J
3 m9 \' e- N/ Y4 Z' N因此以SKYWORKS的SKY77318为例，其VBATPin脚位，一出来需先加稳压及旁路电容， 否则会将瞬时电流，流入自身的Pin2/Pin6。
: o6 h5 s J1 a4 v
0 z8 Y- {5 X% K b/ S$ U2 K4 O% S6 e% B
而落地电容除了如前述，须尽可能靠近IC外， 其GND Pad和IC的GND Pad需个别直接下到Main GND， 而非在表层共享Via，如此方可拥有较佳的稳压与滤波效果。 6 g$ Z% A& S- o0 s0 M
3 w% C( F) r4 F4 t! P
# ~, K3 ^! q+ d3 B- T) h% k
『应使RF线路远离模拟线路和一些很关键的数字信号』
@# U4 n: ?& c& w) d* q这没啥好说了 高速讯号若靠近RF讯号 其高速噪声会影响其性能
尤其是RX 灵敏度会下降 而RF走线与电源线之间，要保持一定的间距， 否则RF走线会被电源线强大的电流所干扰。 除此之外，RF走线也会干扰电源线，因为虽然在频域上，RF讯号与电源相差甚远， , ]( i% W' T8 k/ W
S3 L5 G0 a9 d+ R3 w* e但以时域的波形而言，其RF讯号会载在电源输出的波形上， 导致其波形上会有高频噪声，因此RF走线与电源线之间要互相远离。 7 T' }' F6 q4 ?+ A
# L( J7 [+ W, V3 n
: y5 @7 Y4 U# `『进入金属屏蔽罩的数字信号线应该尽可能走内层』
# `% s% l- _4 m* I/ \+ a9 x2 F" B. e2 {; i* ]/ ~9 i1 `- s. C
( S1 n9 w$ `+ a4 y# x% r如前述 内层走线的优点是屏蔽效果好 你如果害怕高速讯号走表层 其产生的共模辐射 干扰到天线 影响接收讯号 那就靠内层来屏蔽
7 Q, y6 t/ f* I; W& y& J# a# o
『电感不要并行靠在一起，』 t( t2 X" G9 }
' N3 i, U- o3 E( h
靠在一起怕会有互感 以致于阻抗偏离 而SAW Filter输入与输出的电感组件，也不宜平行摆放过近， 否则会因互感而影响Out-of-band噪声的抑制能力， 若真的因为Layout空间限制，不得已需靠近，至少要正交摆放，才能使互感量降到最低。
" a3 I6 N v4 v+ }0 m& t4 o# I T' M
' X/ w$ W5 J. [* p; K! M6 y3 o
" X2 E7 x' ?( L7 s5 C
" @# O, l1 a" R1 w6 S4 H + o5 F/ o: K7 c4 t) B
而差分走线的间距越小，则抗干扰能力越好， 但若上述L1306与L1310太靠近，则可能引起互感，导致电感值有所偏差，进而影响抗干扰能力。 因此差分走线的串联电感，最好使用多层式电感，不要使用绕线式电感，这样可使互感量降到最低。 % `( c1 v9 Q7 X! a( p( E0 U* h
1 K, q/ J1 R/ u7 D ^
『通常每个芯片都需要采用高达四个电容』
* q* u" M! E3 x5 O3 d: j8 ?) a$ J @0 K
如果单颗电容的涟波电流耐受度不够，则需并联多颗电容， 其并联数目，依单颗电容的涟波电流耐受度而异，如下图， 若单颗电容的涟波电流耐受度为1A，则需并联6颗，方可承受6A的涟波电流。 但若单颗电容的涟波电流耐受度为2A，则6A的涟波电流，其所需电容数量，可缩减为3颗。 5 P* E: T6 s; t
+ a I6 P: x. ~, J5 Z- J, ^" W/ j% {2 t5 f
而并联多颗电容的作法，除了可提升整体电容的涟波电流耐受度， 亦可进一步加大Insertion Loss，来提高稳压及滤波能力。
# @$ {8 x A7 l* U1 I# T6 s9 V
' z/ W3 c6 }$ I1 Z0 m! m% L* ]$ Y1 @
电容的内部电极层，可看成电阻， 并联越多电容，等同于越多电阻并联，则整体ESR就越低， 并联n颗，则ESR便降低n倍，其公式如下 : 8 H+ G' J' I3 m6 N
2 E3 t5 \4 k' C- x- d
: u3 M6 a7 l& Q `; G
虽然若并联n颗电容，则整体电容值会加大n倍，理论上其SRF会往低频方向移动， 然而因为其ESL也缩减n倍，而由SRF公式计算 :
/ V* s- D6 r+ D9 l; E/ w" S, S9 G7 Z2 i3 k
& J% { z% ] `+ `$ N& N因此其SRF并不会改变。 8 \) w7 l. K6 \4 X
但是，若设计的电路，其信号变化很快，则表示其噪声的频率范围也越广， 这意味着需要并联大量的同值电容， 但该作法会造成空间及成本上的极大浪费， 此时需使用不同容值的组合，来拓展稳压及滤波的频率范围。
8 N1 ?. _2 T9 n' ^, R' r
: r5 C3 A) X/ [3 i: b" Q4 ^( d. B5 u9 @# V+ b4 X1 L% i( C C
上图是33pF与7pF并联的结果，若以-10 dB为基准， 可看出其带宽范围，皆比单颗33pF或单颗7pF来得大， 其绿色箭头即并联后的频率拓展范围。 9 Z; X0 Z7 n* Q, y
7 ~" r, F9 k$ U. [6 v9 f# [6 Q; Z
然而该方式有个该注意的地方，就是反谐振， $ J) P0 P0 H! G1 q+ A! r1 d. y
0 p7 b& j4 d S) ~% |& f+ L5 N$ Y
# o' \2 B9 z1 V. j3 u2 Q8 j, d0 T" I& X. x由上图可知，C1的电感性区域，与C2的电容性区域，会有个交叉点的频率， 该交叉点正好会产生并联谐振，使阻抗升大，故该频率点称之为反谐振。 而前述已知，落地电容的阻抗越大，则流到GND的噪声就越少， 这意味着反谐振频率点的抑制噪声能力，会大幅下降。 1 r4 K4 `" P, B5 S
d9 M# Q/ k( k+ `, r
4 I; ^, C! C# R8 O6 a' }$ T5 c0 j
因此并联不同容值的电容时，其电容值差距不宜过大， 因为由前述知，SRF与电容值有关，若电容值相差过大，则反谐振频率点也离C1与C2个别的SRF越远， 而离SRF越远，则Insertion Loss就越小， 因此并联不同容值的电容时，其电容值差距最好不要超过10倍， 如此一来，即便有反谐振，其Insertion Loss也不至于过小， 亦即其反谐振频率点，仍有一定的滤波能力。 9 i) [4 C$ c' l$ ~# C$ V
% Q- T- l' J5 I6 \" Z+ L! P
$ E& ?% A5 a; Y然而最重要的，仍是电容的ESR， 由上图可知，虽然在1305MHz处，会有反谐振， 但因为其33pF与30pF的ESR都够小，所以反谐振频率点的Insertion Loss，都还有37 dB。 而如下图，虽然两个同值33pF电容并联，没有反谐振问题， 但因为其ESR不够大，以至于其SRF的Insertion Loss，也才28 dB，仍小于上图反谐振频率点的37 dB， 因此虽然电容值的差异，会产生反谐振，但真正决定抑制噪声能力的，仍是电容本身的ESR。
K$ z- H% p7 n, ^
" k" m/ X) M' Q( F2 v3 W, E4 P* T( t7 [3 U
而过了SRF后，则电容会变电感，这使得抑制噪声，以及稳压的能力会下降， 因此需确保噪声频率位于SRF左边。 但由下图可知，同样2000MHz的噪声，虽然分别位于33pF电容之SRF右边，以及3pF电容之SRF左边， 但33pF电容的Insertion Loss，比3pF电容的大上许多，因此相较于SRF，低的 ESR 值更为重要， 因为低的 ESR，可以提供更佳的稳压与抑制噪声能力， 这样即便噪声频率，座落在落地电容之电感性区域，但仍可保有足够的稳压与抑制噪声能力。 t6 E' r9 b* W! ^
L4 r! J- {( Q) H6 z4 Q$ C
8 L9 E2 p1 h! A; W『为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层』8 T1 H# z2 z! d' R& f% d7 X/ n9 _4 q
2 x2 H- F; j W/ W' M8 `
: P- C9 P) A. ^) ~" q& I
8 r4 M1 L% a2 i0 {1 r7 C4 [; Q% N# m% b W
如上图 前面已说过 Via数越多 其等效阻抗越小 根据V = IR的公式 R越小 当然IR Drop就越小 除此之外 电元走线的长度也不宜过长 线宽不宜过细 因为这都会让IR Drop加大
/ j" O; J* {# Y$ U8 I- w) `- i/ F5 E
6 a9 k* Y$ |/ o3 b0 @0 q& {2 L6 x* X
其他详细原理 可参照
: ]! l7 b. _1 y. a$ \, x/ w+ P- G& v2 k# f" s
Layout Concern about Trace, Ground and Via
1 q; m* L6 D8 x差分信号之剖析与探讨 - |+ m1 r \$ I; T* l: Y
上集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ...
+ }$ M0 F6 z, O 中集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ... ) b$ G! v& c" K
下集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ...
$ K0 I& t) s) ? V* J# m* L5 ~; { PCB, 灌孔(Via), 屏蔽, 时钟讯号, 与接地对天线灵敏度之 ... ' {/ B( y1 Q0 B5 Q, B- ~$ L1 `; i
高速数字讯号对于手持产品天线灵敏度之影响与探讨
& \& U: [ C. ` PA下方不铺地 对RF性能之危害
4 p( g3 V* f: R i
! I' X0 d# ^* U6 x& l+ u" v, G9 g
3 |5 r! Z7 A6 s7 N- _; f) h- s7 `6 g$ S% T. U4 @
在此就不赘述
5 v. p, e2 b3 r0 V
) J" I4 O6 T! J, N) {
+ b' q$ c$ w5 H+ [" W3 x; ]: V* z
1 x1 e. c$ C( E) B' E: |
| 
[复制链接]
/1 
发表于 2012-7-5 18:05
收藏
淘帖
支持！
反对！
发表于 2015-3-11 01:36
楼主