allegro导出的3D导入CATIA中查看时，看不见PCB板的解决办法

lay就对了

    在一次查看导出的3D时，出现了如图情况，经过查询和尝试之后发现造成其显现的原因是：
& L" ^' A6 S( y+ I6 n1 R    我在此过孔上多加了一层cutout，当我把那个多余的cutout删除后，再导出3D就可以查看到PCB板子了。

Sleep_xz

在CATIA中，检查视图设置。确保你没有意外地隐藏了PCB板，或者它可能被放置在一个远离视图的位置。